TMDS1204RNQR 是德州仪器（TI）推出的一款高性能 HDMI 2.1 混合转接驱动器，专为支持 高达 12Gbps 数据速率 的视频传输系统设计，广泛适用于高清显示设备与扩展应用。
核心产品特性：
- ✅ 高速数据支持：支持 HDMI 2.1 固定速率链路（FRL）——3Gbps、6Gbps、8Gbps、10Gbps 和 12Gbps，满足 8K 视频传输需求
- ✅ 向后兼容性：兼容 HDMI 1.4b 与 HDMI 2.0b 标准，确保旧设备无缝接入
- ✅ 灵活耦合方式：支持 交流耦合（AC）和直流耦合（DC）输入输出，可作为 DP++ 转 HDMI 电平转换器或 HDMI 信号中继器使用
- ✅ 自适应均衡技术：在 6GHz 频率下提供高达 12dB 的自适应与固定均衡器，有效补偿信号衰减，提升长距离传输稳定性
- ✅ 可编程配置：支持通过 I²C 接口或引脚搭接（pin strap） 进行功能设置，便于不同应用场景的快速适配
- ✅ 集成 HPD 电平转换器：将 5V HPD 信号转换为 1.8V 或 3.3V LVCMOS 电平，输出可配置为推挽或开漏模式，简化外围电路设计
- ✅ 主通道全通道交换：支持 TMDS 主通道的 Lane Swap 功能，增强布线灵活性
- ✅ 集成扇出缓冲器：适用于需分离时钟与数据路径的应用场景，提升系统架构自由度
- ✅ 低功耗设计：
- 12G FRL 四通道有源限幅模式：575mW
- 线性模式：220mW
- 断电模式：仅 0.6mW，节能高效
- ✅ 单一电源供电：仅需 3.3V VCC 单电源轨，降低电源管理复杂度
- ✅ 紧凑封装：采用 40 引脚 WQFN 封装（4mm × 6mm，0.4mm 间距），适合高密度 PCB 布局
主要优势：
- 🔧 优化 HDMI 接收端应用：特别针对 Sink 设备（如显示器、电视）进行性能调优，确保信号接收稳定可靠
- 💡 混合转接驱动架构：
- 限幅模式：输出电平独立于 GPU，保障 HDMI 插座电平合规，推荐用于源端（Source）
- 线性模式：输出为 GPU 输出的线性函数，支持透明链路训练与通道缩短，适用于接收端（Sink）
- 🛠️ 高度集成化设计：内置 HPD 电平转换器与扇出缓冲器，减少外部元件数量，节省 BOM 成本与 PCB 面积
- 🌡️ 宽温支持：提供商业级（0°C 至 70°C）与工业级温度版本（TMDS1204I），适应多样化工作环境
- 📦 标准化封装与量产友好：采用标准 WQFN 封装，MSL 等级为 Level-1（无限回流焊兼容），适合自动化生产
典型应用场景：
- 8K 超高清电视与显示器
- 游戏主机与高性能显卡
- 多屏扩展坞与 USB-C 转 HDMI 转换器
- 专业音视频设备、数字标牌与会议系统
TMDS1204RNQR 是一款高性能 HDMI 2.1 混合转接驱动器，在实际应用中需特别注意其电气特性与系统集成要求，以确保信号完整性与系统稳定性。
核心使用注意事项：
⚠️ 电源去耦设计必须到位
建议在 VCC 引脚附近 放置低 ESR 的陶瓷电容（如 0.1μF + 10μF 组合），并尽量缩短电源走线，避免噪声耦合。由于器件工作在高达 12Gbps 的速率下，电源完整性直接影响信号质量。⚠️ EN 引脚配置需谨慎
EN（使能）引脚为低电平时芯片处于复位状态。该引脚内部有 250kΩ 上拉至 VIO，建议外接 0.22µF 下拉电容 以增强抗干扰能力，防止上电过程中误触发。⚠️ VIO 电压选择要匹配系统 I/O 电平
VIO 引脚决定 LV_DDC_SDA、LV_DDC_SCL、SCL/CFG0 和 SDA/CFG1 等控制引脚的逻辑电平，支持 1.2V、1.8V 或 3.3V。务必根据主控 MCU 或 FPGA 的 I/O 电压设置 VIO，避免电平不匹配导致通信失败。⚠️ 高速信号走线需严格阻抗控制
所有 TMDS 差分对（如 INxP/N、OUTxP/N）应按 100Ω ±10% 差分阻抗 进行 PCB 布线，并保持等长、远离噪声源。建议使用 4 层以上板层结构，参考平面完整，避免跨分割。⚠️ 模式配置（Pin Strap）优先于 I²C
当使用引脚搭接方式进行配置时（如 CFG0、CFG1），I²C 接口将被禁用。若需动态配置，应避免固定拉高/拉低配置引脚，保留 I²C 控制灵活性。⚠️ 扇出缓冲器功能启用时注意时钟路径切换
启用扇出缓冲器后：- HDMI 1.4/2.0 模式下：RCLKOUTP/N 输出时钟，OUT_CLKP/N 被禁用
- HDMI 2.1 FRL 模式下：OUT_CLKP/N 输出 FRL 数据通道 3，RCLKOUTP/N 被禁用
设计时需根据协议模式合理规划时钟路由。
⚠️ 热管理与封装散热考虑
虽然 TMDS1204 功耗较低（限幅模式最大 575mW），但在高密度布局中仍建议在 GND 焊盘下方添加多个过孔连接到底层 GND 平面，提升散热性能，确保长期稳定运行。⚠️ 避免空置引脚悬空
所有未使用引脚（如 NC 引脚）不得接地或接电源，保持悬空即可；但 控制类引脚（如 CFGx）若不使用 I²C，应明确拉高或拉低，防止状态不确定。
TMDS1204上电时序与复位配置的关键要点是：确保在VIO和VCC斜升期间EN引脚保持低电平，避免因时序不当导致器件初始化异常。
上电时序核心要求：
- ✅ EN 引脚控制优先：在 VIO 和 VCC 上电过程中，必须保证 EN 引脚维持低电平，直到电源稳定。只有在电源建立完成后，才允许 EN 引脚上升沿触发器件启动。
- ✅ 无 VCC/VIO 导通顺序限制：只要满足上述 EN 引脚条件，VCC 与 VIO 之间无需特定的上电先后顺序，可同时上电或任意先后，系统仍能正常工作。
- ✅ 推荐使用监控电路控制 EN：EVM 默认采用监控电路方案，即通过 3.3V 稳压器的 PG（Power Good）信号来控制 EN 引脚释放，确保电源稳定后才启动器件。
复位配置三种可选方案：
监控器电路（默认推荐）
EN 由稳压器 PG 信号控制，自动实现“电源就绪→释放使能”，适合大多数应用，提升系统可靠性。RC 时序延迟电路
通过外接电容 C26（默认未安装）与内部电阻构成 RC 网络，延缓 EN 引脚上升时间。需 安装 C26 并移除 R77 才能启用此模式。外部手动控制
使用按钮 SW1 手动拉高 EN 引脚，适用于调试或需要人工干预的场景。
⚠️ 特别注意：所有 4 电平配置引脚（如 JMP4~JMP9 等）的状态是在 EN 引脚上升沿时采样的，因此 必须在 EN 拉高前完成所有跳线或引脚配置，否则设置将不生效。
