ZYNQ-双核AMP实战：基于OCM与软件中断的数据接力通信-平芜编程栈

1. ZYNQ双核AMP通信基础解析

第一次接触ZYNQ双核通信的朋友可能会觉得有点懵，这玩意儿到底是个啥？简单来说，就是让ZYNQ芯片里的两个ARM核（CPU0和CPU1）能够互相配合干活。想象一下，就像两个工人在流水线上协作，一个负责接收原材料（CPU0接收串口数据），一个负责加工成品（CPU1处理数据并输出），中间通过传送带（OCM共享内存）传递半成品。

这种架构在工业控制领域特别常见，比如一个核负责实时采集传感器数据，另一个核负责复杂算法处理。我去年做过一个智能电表项目，就是用CPU0采集电压电流，CPU1进行FFT谐波分析，效果相当不错。

关键点在于：双核通信需要解决三个核心问题：

内存共享：OCM（On-Chip Memory）是片上存储，访问速度快，适合做数据中转站
中断同步：软件中断就像两个工人之间的对讲机，一个干完活了就呼叫另一个
缓存一致性：必须处理好Cache，否则会出现"看到的数据不是最新值"的灵异现象

2. 硬件平台搭建实战

2.1 Vivado工程创建

打开Vivado 2018.3（其他版本操作类似），新建工程时有个坑要注意：工程路径绝对不能有中文！我吃过亏，编译时会报各种莫名其妙的错误。具体步骤如下：

创建Block Design后，添加ZYNQ7 Processing System IP核
双击IP核配置，在PS-PL Configuration里确保两个CPU都启用
Peripheral I/O Pins里勾选UART1（用于调试输出）
Clock Configuration里保持默认的33.33MHz即可

有个实用技巧：配置完成后，建议先"Validate Design"检查下，有时候Vivado会漏报一些配置冲突。曾经有个项目因为没检查，烧录后串口死活不工作，折腾了一整天。

2.2 地址空间规划

ZYNQ的内存映射是双核通信的基础，必须搞清楚几个关键地址：

DDR内存：默认0x00100000~0x1FFFFFFF
OCM区域：0xFFFF0000~0xFFFFFFFF
CPU1启动地址：0x10000000（这个要记牢，后面会反复用到）

在lscript.ld链接脚本里修改时，要注意地址对齐问题。有次我把CPU0的DDR空间设为0x0FF12345，结果程序直接跑飞。后来发现必须按1MB对齐，改成0x0FF00000就正常了。

3. 软件中断机制剖析

3.1 中断控制器配置

ZYNQ的GIC（Generic Interrupt Controller）支持多种中断类型，我们这个项目用的是软件触发中断（Software Generated Interrupt）。配置时要注意：

// 中断ID定义（必须和硬件一致） #define SOFT_INTR_ID_TO_CPU0 0 #define SOFT_INTR_ID_TO_CPU1 1 // 初始化代码模板 XScuGic_Config *intc_cfg_ptr = XScuGic_LookupConfig(INTC_DEVICE_ID); XScuGic_CfgInitialize(&Intc, intc_cfg_ptr, intc_cfg_ptr->CpuBaseAddress);

实测发现，中断优先级设置不当会导致丢失中断。建议保持默认优先级，除非有特殊需求。我在一个电机控制项目里，就因为把通信中断优先级设得太低，导致数据包丢失率高达30%。

3.2 中断服务程序

中断处理函数要遵循"快进快出"原则，千万别在里面做复杂运算。下面是经过优化的处理函数：

void soft_intr_handler(void *CallbackRef) { // 仅设置标志位，主循环中处理实际任务 soft_intr_flag = 1; // 清除中断状态（关键！） XScuGic_ACK_INT(&Intc, SOFT_INTR_ID_TO_CPU1); }

曾经有个bug让我debug了两天：忘记清除中断状态位，结果中断只触发一次就再也不响应了。后来加上ACK操作立马解决。

4. OCM共享内存使用技巧

4.1 Cache一致性处理

OCM默认是带Cache的，这会导致双核看到的数据不一致。必须通过MMU修改属性：

// 关键参数说明： // TEX=100, S=1 → 共享设备内存 // AP=11 → 全权限访问 // C=B=0 → 禁用Cache和Buffer Xil_SetTlbAttributes(SHARE_BASE, 0x14de2);

有个性能优化技巧：如果通信数据量大，可以启用Cache，但需要配合使用Xil_DCacheFlush()和Xil_DCacheInvalidate()来手动维护一致性。我在视频处理项目中这样做，吞吐量提升了8倍。

4.2 数据校验机制

工业级应用必须考虑数据可靠性。建议在OCM通信时添加CRC校验：

// 数据结构定义 typedef struct { char payload; uint8_t crc; } SafeData; // CRC8计算（简单实现） uint8_t calc_crc(char data) { return (data ^ 0xFF) + 1; }

去年有个风电项目，就因为没加校验，强电磁干扰导致数据位翻转，造成控制系统误动作。加上CRC后问题彻底解决。

5. 双核程序固化指南

5.1 FSBL定制

生成FSBL时要注意勾选"Initialize OCM"选项，否则CPU1可能无法正常启动。具体操作：

创建FSBL工程时，在bsp设置里添加-DOCM_INIT标志
修改fsbl_hooks.c中的OcmInit()函数
确保FSBL正确初始化了0xFFFFFFF0地址的内容

5.2 多核镜像打包

SDK生成BOOT.bin时，顺序很重要：

FSBL.elf
system.bit（PL配置）
cpu0_app.elf
cpu1_app.elf

有个常见错误是把cpu1程序放在bit文件前面，导致启动失败。建议使用批处理脚本自动打包：

bootgen -image boot.bif -arch zynq -o BOOT.bin -w on

6. 调试经验分享

6.1 常见问题排查

双核不同步：先用Xilinx SDK的Debug视图检查两个核是否都在运行
数据不一致：在OCM访问前后添加printf打印地址和值
中断不触发：用XSCT命令查看GIC寄存器状态

# XSCT调试命令示例 connect targets -set -filter {name =~ "Cortex-A9 #1"} rst -processor

6.2 性能优化

通过实测发现几个优化点：

将OCM通信缓冲区改为32位对齐，速度提升40%
使用DMB指令保证内存访问顺序，稳定性大幅提高
中断处理延迟控制在100个时钟周期内

在智能网关项目中，经过这些优化后，双核通信延迟从1.2ms降到了200μs以内。

ZYNQ-双核AMP实战：基于OCM与软件中断的数据接力通信