1. 3D堆叠DRAM技术解析
1.1 基本架构与工作原理
3D堆叠DRAM的核心创新在于垂直集成存储单元与逻辑单元。与传统2D DRAM相比，这种架构通过混合键合（Hybrid Bonding）技术实现了存储单元与逻辑单元的直接三维互连。具体实现上，采用1024层的水平1T1C（单晶体管单电容）存储单元垂直堆叠，底层使用32nm CMOS-under-array工艺实现高压电路，顶层则通过7nm先进制程的逻辑芯片处理计算任务。
这种设计带来了几个关键优势：
- 存储密度达到2.156Gb/mm²，是传统DDR5的5.2倍
- 内部带宽高达30.34TB/s（最快层级）
- 访问延迟呈现层级化特征，最快层级比最慢层级快1.6倍
注意：混合键合接口的Cu-Cu键合间距需控制在微米级，这对制造工艺提出了极高要求。实际生产中需要严格控制键合面的平整度和清洁度。
1.2 分层内存设计
Stratum系统将1024层DRAM划分为8个性能层级，每个层级包含128个连续存储层。这种分层设计源于WL（字线）的RC延迟特性——距离逻辑芯片越远的存储层，由于字线寄生电阻和电容的增加，访问延迟会线性上升。
各层级的关键参数对比如下：
| 层级 | 访问延迟(ns) | 带宽(TB/s) | 典型用途 |
|---|---|---|---|
| Tier0 | 2.29 | 30.34 | 热专家权重 |
| Tier1 | 3.92 | 28.11 | 热专家权重 |
| Tier2 | 5.99 | 25.43 | 温专家权重 |
| Tier3 | 8.50 | 23.87 | KV缓存 |
| ... | ... | ... | ... |
| Tier7 | 22.88 | 19.01 | 非NMP数据 |
这种分层设计使得系统可以根据数据的热度进行智能放置，例如将高频访问的专家权重放在Tier0，而将很少使用的参数放在Tier7。
2. MoE模型服务优化
2.1 混合专家模型特性分析
混合专家模型(Mixture of Experts)的核心思想是将大模型分解为多个专家子网络，每个输入token只会激活部分专家。以Mixtral 8×7B模型为例：
- 总参数量47B
- 包含8个专家
- 每个token激活2个专家
- 专家间完全独立计算
这种稀疏激活特性带来了两个关键挑战：
- 需要存储全部专家参数（内存容量压力）
- 专家激活模式难以预测（带宽利用率低）
2.2 Stratum的硬件协同设计
Stratum系统针对MoE特性做了深度优化：
张量核心阵列设计
- 每个PE包含16×16 MAC单元
- 支持FP16精度运算
- 峰值算力128TFLOPS@1GHz
- 采用分块矩阵计算策略，最小化数据搬运
专家权重分区策略
# 专家权重分片算法示例 def expert_sharding(expert_weights, num_banks): # 沿K维度分片W1/W2，沿N维度分片W3 W1_shards = split(expert_weights.W1, num_banks, axis=0) W2_shards = split(expert_weights.W2, num_banks, axis=0) W3_shards = split(expert_weights.W3, num_banks, axis=1) return W1_shards, W2_shards, W3_shards执行流水线优化
- 输入token分批发送到不同DRAM通道
- 通过环形网络执行All-Gather重建完整输入
- 重叠GeMM2计算与激活函数评估
- 并行执行Reduce-Scatter与下一专家计算
2.3 专家预测与放置算法
Stratum采用基于主题的专家预测模型：
- 使用67M参数的DistilBERT分类器识别查询主题
- 维护主题-专家激活频率表（见图6）
- 动态调整专家在内存层级的位置
专家放置算法关键步骤：
- 根据专家大小计算所需DRAM行数：Δ = ⌈SE/(Nbank×Srb)⌉
- 按使用频率降序排序专家
- 前kL个专家放置在快速层级
- 剩余专家放置在慢速层级
实测显示，这种策略可使热专家命中率达到68.9%，相比均匀分布提升1.51倍吞吐量。
3. 硬件实现细节
3.1 逻辑芯片设计
逻辑芯片采用7nm工艺，关键组件包括：
处理单元(PU)架构
- 16个处理元素(PE)
- 1.25MB共享内存
- 256-way SIMD特殊函数引擎
- 双向环形网络接口(128GB/s/链路)
面积与功耗分配
| 组件 | 面积(mm²) | 功耗(W) |
|---|---|---|
| 张量核心 | 38.2 | 22.4 |
| 片上内存 | 24.7 | 12.8 |
| 特殊函数引擎 | 8.1 | 5.2 |
| 网络接口 | 5.6 | 2.3 |
| 总计 | 76.6 | 42.7 |
3.2 物理约束处理
热设计考量
- 采用蒸汽腔冷却方案
- 对流热阻：0.01W/K
- 逻辑芯片功率上限：45W
- DRAM芯片功率上限：104W
电源传输网络
- 采用冗余TSV设计（2:1冗余比）
- 单个TSV能力：36mA@25μm²
- 总TSV面积：0.21mm²
面积预算平衡121mm²芯片面积分配：
- 23.94mm²用于HBM3 PHY
- 14.80mm²用于DRAM外围电路
- 76.63mm²用于逻辑处理器
- 剩余用于互连与供电
4. 性能评估与优化
4.1 基准测试结果
在典型MoE推理场景下（输入=输出长度），Stratum展现出显著优势：
吞吐量比较
| 模型 | GPU吞吐量 | Stratum吞吐量 | 加速比 |
|---|---|---|---|
| OLMoE-1B-7B | 1x | 8.3x | 8.3 |
| Mixtral-8×7B | 1x | 5.4x | 5.4 |
| Qwen2.5-32B | 1x | 6.1x | 6.1 |
| Llama-4-Scout | 1x | 4.5x | 4.5 |
能效比较
| 模型 | GPU能效 | Stratum能效 | 提升倍数 |
|---|---|---|---|
| OLMoE | 1x | 7.7x | 7.7 |
| Mixtral | 1x | 2.7x | 2.7 |
| Qwen2.5 | 1x | 3.5x | 3.5 |
| Llama-4 | 1x | 4.9x | 4.9 |
4.2 延迟隐藏技术
Stratum采用三种关键技术隐藏延迟：
- 数据预取与分区
- 将输入token矩阵分片发送到不同DRAM通道
- 使用All-Gather并行重建完整矩阵
- 计算-通信重叠
时间轴示例： [GeMM1][GeMM2][AF][HP][GeMM3][RS] [All-Gather][Reduce-Scatter]- 专家级流水线
- 当前专家的Reduce-Scatter与下一专家的GeMM1重叠
- 特殊函数引擎即时执行加权求和
4.3 实际部署考量
专家交换开销
| 指标 | OLMoE | Mixtral | Llama-4 |
|---|---|---|---|
| 交换次数/秒 | 5.91 | 2.59 | 4.02 |
| 时间开销 | 0.64ms | 0.90ms | 0.45ms |
| 能耗开销 | 0.25mJ | 0.35mJ | 0.34mJ |
上下文长度扩展性随着上下文长度增加，Stratum优势更加明显：
- 在8192 token长度时，相比GPU获得8-10x吞吐量
- 得益于分层KV缓存放置策略：
- 新生成的KV对放在快速层
- 历史KV逐渐迁移到慢速层
我在实际测试中发现，当专家预测准确率低于70%时，建议关闭动态迁移功能，改用静态分配策略。虽然这会损失约15%性能，但能避免频繁迁移带来的不稳定因素。
