SAR ADC 10bit 100M采样时钟 转换速率50M/s ENOB 9.8bit gpdk 45nm cadence管方学习教程电路 两百多页文档 最新版 电路包括但不限于：栅压自举开关 CDAC 动态比较器 桥接电容 SAR 逻辑电路 都有testbench安装好就可以直接跑仿真 仿真包含整体电路和子模块电路所有的 可以学到很多东西 包含DFT、FFT 成功会送，2014年老一版的pdf。 两份文档可以互补学习，还有送一些收集的ADC树籍，无敌全 只有电路，无版图。
最近在 ADC 领域探索，发现了个超棒的学习资源，迫不及待要和大家分享。这次的主角是 SAR ADC，10bit 精度，100M 采样时钟，转换速率能达到 50M/s，ENOB 更是高达 9.8bit，基于 gpdk 45nm 工艺，Cadence 官方学习教程电路简直是宝藏。
Cadence 教程的魅力
这可是最新版的教程，足足两百多页。教程里涵盖的电路相当丰富，像栅压自举开关、CDAC、动态比较器、桥接电容、SAR 逻辑电路等等。而且，每个电路都配备了 testbench，只要安装好，就能直接跑仿真。
比如说栅压自举开关电路，在 SAR ADC 中起着至关重要的作用，它能在采样阶段有效地采集输入信号。下面简单写一段 Verilog 风格的 testbench 示例（实际可能更复杂）：
module tb_bootstrap_switch; reg clk; reg rst; reg [9:0] in_signal; wire sampled_signal; // 实例化栅压自举开关模块 bootstrap_switch uut ( .clk(clk), .rst(rst), .in_signal(in_signal), .sampled_signal(sampled_signal) ); // 时钟生成 initial begin clk = 0; forever #5 clk = ~clk; // 100M 时钟，周期10ns end // 测试激励 initial begin rst = 1; in_signal = 10'b0000000000; #10; rst = 0; in_signal = 10'b1010101010; #20; $stop; end endmodule分析一下这个 testbench，首先定义了时钟信号clk、复位信号rst、输入信号insignal以及采样后的输出信号sampledsignal。然后实例化了栅压自举开关模块bootstrap_switch，将信号连接好。时钟生成部分通过forever循环产生 100M 的时钟信号。测试激励部分，先给复位信号rst置高，输入清零，一段时间后取消复位并给出新的输入值，最后使用$stop暂停仿真，以便观察波形。
整体电路和子模块电路的仿真全都包含，这意味着无论是对整体架构的理解，还是深入钻研每个子模块的细节，都能满足。而且通过仿真还能学到 DFT（离散傅里叶变换）和 FFT（快速傅里叶变换）相关知识，对于理解 ADC 的频域特性很有帮助。
两份文档的互补与书籍赠送
成功掌握这个教程后，还会送 2014 年老一版的 pdf 文档。两份文档可以互补学习，新版本可能在一些新特性和优化上讲解详细，老版本说不定在基础原理的阐述上更透彻。
不仅如此，还送一些收集的 ADC 书籍，号称无敌全。虽然只有电路，没有版图，但对于想深入学习 SAR ADC 电路原理、架构设计的朋友来说，已经是非常难得的资料了。无论是刚接触 ADC 的新手，还是想进一步提升的老手，相信这些资源都能让人受益匪浅，学到很多东西。希望大家也能抓住这个机会，深入探索 SAR ADC 的奇妙世界。
)
