news 2026/5/15 18:42:04

创梦汤锅学习日记day3

作者头像

张小明

前端开发工程师

1.2k 24
文章封面图
创梦汤锅学习日记day3

今天依旧缓慢推进,学习了ue蓝图的基本操作。服务器方面,我准备在我的云服务器上部署一些简单的网页,就是这个服务器真的好卡。我目前感觉想法多但落实满是我目前最大的问题,除了其他杂事占用精力外,合适的作息也至关重要。目标明确,敢于把困难的任务提前做,按照计划逐步推进,都是非常重要的。懈怠和摆烂但凡有了苗头,后面就会无止境的放纵,找到自己的状态,构建自己的系统,才能稳步推进,稳步成长。

版权声明: 本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若内容造成侵权/违法违规/事实不符,请联系邮箱:809451989@qq.com进行投诉反馈,一经查实,立即删除!
网站建设 2026/5/15 18:41:06

从零开始,用FPGA实现一个数字混频器

混频,是无线通信里最古老的概念之一。从最早的超外差接收机,到今天的5G毫米波基站,这颗"搬运频谱"的基石从未缺席。然而在数字域里把这件事做好、做对、做高效,并不是拼凑几个乘法器那么简单。 一、混频器究竟在做什么 直观地说,混频就是把一路基带信号(I/Q两…

作者头像 李华
网站建设 2026/5/15 18:39:05

从水平到旋转:Oriented R-CNN如何革新任意方向目标检测

1. 目标检测的进化:从水平框到旋转框 在计算机视觉领域,目标检测一直是个核心任务。传统的水平框检测方法(比如经典的Faster R-CNN)用矩形框标注物体,这种表示法简单直接,但对于旋转物体就显得力不从心了。…

作者头像 李华
网站建设 2026/5/15 18:39:04

FPGA新手避坑指南:用Vivado 2023.1搞定RGMII接口的时序约束与PCB布线

FPGA实战:Vivado 2023.1下RGMII接口的时序约束与PCB设计全解析 当千兆以太网的RGMII接口在FPGA设计中频繁出现数据丢包时,多数工程师的第一反应是检查代码逻辑——但真正的问题往往隐藏在时序约束表和PCB走线等硬件细节中。上周团队在Xilinx Artix-7平台…

作者头像 李华
网站建设 2026/5/15 18:36:07

基于SOGI(二阶广义积分器)的并网逆变器锁相环与控制

目录 手把手教你学Simulink——基于SOGI(二阶广义积分器)的并网逆变器锁相环与控制 一、背景与挑战 1.1 为什么SRF-PLL在“脏电网”下不够稳? 1.2 核心痛点与SOGI-PLL的破局点 二、系统架构与核心控制推导 2.1 整体架构:SOGI-PLL 与电流控制环路 2.2 核心数学推导:S…

作者头像 李华
网站建设 2026/5/15 18:34:38

2026年中国企业DevOps平台选型:核心考量与主流方案对比

在2026年,中国企业的DevOps平台选型正从基础功能转向对本土化适配深度、安全可控与长期技术效能综合评估的新阶段。本文通过对比阿里云效、GitLab CE中国版及Gitee等主流方案,解析其在技术架构、安全合规与生态融合方面的核心特性,为不同行业…

作者头像 李华
网站建设 2026/5/15 18:34:36

中国企业DevOps工具链选型指南:聚焦平台特性与适用场景

在当前阶段,企业数字化转型进入关键期,DevOps工具链的选择标准已从基础功能转向对本土化适配、安全可控与生态协同的综合考量。本文立足中立视角,分析主流平台的技术特性与市场定位,旨在为不同行业的企业决策者提供一份客观的参考…

作者头像 李华