【RT-DETR实战】060、解码器（Decoder）的简化与加速：从一次深夜调试说起

昨晚实验室的服务器又跑满了，监控告警提示显存溢出。跑到机房一看，又是RT-DETR在推理时卡在了解码器阶段。盯着屏幕上缓慢增长的处理进度条，我突然意识到——这个解码器，该动刀了。

问题出在哪

RT-DETR原本的解码器设计得很“学院派”，六层Transformer解码层堆叠，每层都有完整的自注意力、交叉注意力和前馈网络。

在论文里这个结构很漂亮，指标也好看，但到了实际部署时问题就来了：计算复杂度是O(N²)，内存占用随着查询数线性增长，在边缘设备上根本跑不动。

更头疼的是，很多场景下我们并不需要那么精细的逐层 refinement。检测任务不是机器翻译，不需要那么深度的语义理解，很多时候前几层就已经把框定得差不多了，后面几层只是在微调——但计算代价一点没少付。

第一刀：砍掉冗余层

先从最直观的地方下手——减少解码器层数。六层减到三层，效果会差多少？实验结果让我有点意外：

# 原来的六层结构（简化示意）classOriginalDecoder(nn.Module)