Cortex-M3内核架构、中断与启动流程深度解析-平芜编程栈

1. Cortex-M3 内核架构深度解析

Cortex-M3 处理器作为 ARM 公司面向嵌入式市场推出的首款基于 ARMv7-M 架构的处理器，其设计理念与传统的 ARM7/ARM9 等应用处理器有显著区别。它不是为了运行复杂的操作系统（如完整的 Linux）而设计，而是瞄准了实时性要求高、成本敏感、功耗受限的微控制器（MCU）应用场景，例如工业控制、汽车电子、物联网节点和消费电子。理解其内核架构，是进行高效、可靠编程的基石。

1.1 精简指令集与流水线设计

Cortex-M3 采用了 Thumb-2 指令集，这是其高性能与高代码密度得以兼顾的关键。Thumb-2 并非单纯的 16 位指令集，而是融合了原有的 16 位 Thumb 指令和新增的 32 位指令。这意味着编译器可以灵活地为不同的操作选择最合适的指令长度：简单操作使用短小精悍的 16 位指令以节省存储空间；复杂操作或需要大立即数的操作则使用功能更强的 32 位指令。这种混合指令集使得 Cortex-M3 在保持接近 ARM 指令集性能的同时，代码密度比纯 32 位 ARM 指令集提升了约 25%，这对于 Flash 容量通常只有几十到几百 KB 的 MCU 来说至关重要。

内核采用三级流水线设计：取指（Fetch）、译码（Decode）、执行（Execute）。虽然级数不多，但通过哈佛总线架构（指令和数据总线分离）和分支预测等技术的加持，其执行效率非常高。哈佛架构避免了取指和存取数据时的总线冲突，而分支预测单元则能有效减少因跳转指令带来的流水线清空（Pipeline Flush）开销。对于中断响应至关重要的场景，Cortex-M3 还引入了“尾链”（Tail-Chaining）和“迟到”（Late Arrival）中断处理机制。尾链是指当处理器正在处理一个中断服务程序（ISR）时，如果有一个更高优先级的中断到来，它不会立即进行繁琐的现场保存和恢复，而是直接跳转到新的 ISR，等所有高优先级中断处理完毕后再一次性恢复现场，这极大地减少了中断响应延迟。

注意：虽然 Thumb-2 指令集是混合的，但 Cortex-M3 只运行在 Thumb 状态下，它不支持传统的 ARM 指令集状态。这意味着你编译产生的所有可执行代码都必须是 Thumb 或 Thumb-2 指令。现代编译器（如 ARMCC、GCC for ARM）在针对 Cortex-M3 目标时默认就会处理这一点，但如果你在写汇编或链接旧库时需要留意。

1.2 嵌套向量中断控制器

NVIC 是 Cortex-M3 中断系统的核心，也是其区别于早期 ARM 内核的一大亮点。它是一个完全可配置的、与内核紧密耦合的中断控制器，支持最多 240 个外部中断请求（IRQ）和 1 个不可屏蔽中断（NMI），以及多个系统异常（如复位、硬错误、SysTick 等）。

NVIC 的核心特性是硬件支持中断嵌套和优先级抢占。每个中断源都可以被独立地使能或禁用，并分配一个可编程的优先级。优先级数值越小，优先级越高。当多个中断同时发生时，NVIC 会自动比较优先级，优先响应最高的。更重要的是，当一个低优先级中断（ISR_A）正在执行时，如果发生了一个高优先级中断（IRQ_B），NVIC 会立即保存 ISR_A 的当前上下文（压栈），然后跳转到 IRQ_B 的服务程序。等 IRQ_B 执行完毕返回后，再自动恢复 ISR_A 的上下文继续执行。这一切都是由硬件自动完成的，无需软件干预，从而保证了极快且确定性的中断响应。

此外，NVIC 还管理着几个关键的系统异常：

SysTick 定时器：一个 24 位的递减计数器，通常用于提供操作系统的时钟节拍（Tick），或实现高精度的延时函数。它的中断优先级也可以配置。
PendSV：可挂起的系统调用异常，常用于操作系统上下文切换。操作系统可以触发一个 PendSV 异常，由于它的优先级通常被设为最低，NVIC 会等到所有其他中断都处理完后才执行它，从而安全地进行任务切换。
SVCall：通过SVC指令触发的超级用户调用，用于实现系统调用（API）接口。

对 NVIC 的编程主要涉及以下几个寄存器组（以内存映射方式访问，基地址通常为 0xE000E000）：

ISER/ICER：中断设置使能/清除使能寄存器，用于全局开关某个中断。
ISPR/ICPR：中断设置挂起/清除挂起寄存器，可以软件触发或清除一个中断挂起状态。
IPR0-IPR59：中断优先级寄存器，每个中断占用 8 个 bit（但通常只使用最高几位，如 4 位，即可实现 16 级优先级）。

// 示例：配置外部中断 EXTI0 的优先级并启用它 // 假设 EXTI0 的中断号为 6， 我们将其优先级设为 2 (0最高， 15最低，使用4位优先级) #define NVIC_BASE ((volatile uint32_t*)0xE000E100) #define NVIC_ISER0 (*(NVIC_BASE + 0x00/4)) // 使能寄存器0， 控制中断 0-31 #define NVIC_IPR1 (*(NVIC_BASE + 0x404/4)) // 优先级寄存器1， 控制中断 4-7 void EXTI0_IRQ_Init(void) { // 设置 EXTI0 (中断号6) 的优先级。IPR1 对应中断4-7，每个中断占8位。 // 我们将优先级值 2 左移到中断6对应的位域（[23:16]）。 NVIC_IPR1 &= ~(0xFF << 16); // 先清零中断6的优先级域 NVIC_IPR1 |= (2 << 16); // 设置优先级为2 // 在 NVIC 中使能 EXTI0 中断 NVIC_ISER0 |= (1 << 6); }

1.3 存储器映射与总线矩阵

Cortex-M3 采用了统一的 4GB 线性地址空间，这个空间被预先划分为了多个区域，用于映射不同类型的存储器和外设。这种预定义映射简化了芯片设计者和软件开发者的工作。主要区域包括：

代码区：通常从 0x0000 0000 开始，用于存放程序代码（Flash）。支持通过 I-Code 和 D-Code 总线并行访问，提升性能。
SRAM 区：通常从 0x2000 0000 开始，用于存放数据、堆栈。通过系统总线访问。
外设区：从 0x4000 0000 开始，用于映射芯片上的所有外设寄存器（GPIO, UART, SPI 等）。
私有外设总线区：包括 NVIC、系统定时器 SysTick、内存保护单元 MPU 等内核私有外设的寄存器，地址从 0xE000 0000 开始。

总线矩阵是连接 Cortex-M3 内核与各种存储器和外设的“交通枢纽”。内核有多条总线：

I-Code 总线：用于从代码空间取指。
D-Code 总线：用于从代码空间取数据（如常量）。
系统总线：用于访问 SRAM 和外设。
私有外设总线：用于访问内核私有外设。

这种多总线并行架构使得取指、数据访问和外设操作可以同时进行，互不阻塞，极大地提升了处理器的整体吞吐量。例如，内核可以通过 I-Code 总线从 Flash 取下一条指令的同时，通过系统总线从 SRAM 读取一个变量，再通过私有外设总线读取 SysTick 的当前值。

实操心得：在编写链接脚本（Linker Script）时，必须准确匹配芯片的实际存储器布局。例如，将.text(代码) 段放到 Flash 地址（如 0x08000000），将.data(已初始化数据) 和.bss(未初始化数据) 段放到 SRAM 地址（如 0x20000000）。错误的映射会导致程序无法启动或运行异常。此外，理解外设寄存器的地址映射（在 0x40000000 之后）是进行底层寄存器编程的基础，通常芯片厂商会提供详细的内存映射图和头文件定义。

2. 核心寄存器与操作模式剖析

Cortex-M3 的编程模型相对简洁，但理解其寄存器组和操作模式对于底层开发、中断处理和操作系统移植至关重要。

2.1 寄存器组详解

Cortex-M3 拥有 16 个 32 位通用寄存器 R0-R15 和多个特殊功能寄存器。

R0-R12：通用寄存器，用于数据操作。大多数指令可以访问它们。
R13：栈指针寄存器。Cortex-M3 实际上有两个 R13，主栈指针和进程栈指针，但在同一时刻只有一个可见。这是为了支持操作系统区分内核态和用户态的栈。
R14：链接寄存器，用于在调用子程序或发生异常时保存返回地址。
R15：程序计数器，指向当前正在执行的指令地址。

特殊功能寄存器需要通过专用的指令访问：

xPSR：组合程序状态寄存器。它由三个状态寄存器组合而成：
- APSR：保存条件标志位（N, Z, C, V）。
- IPSR：保存当前正在服务的中断/异常编号。
- EPSR：包含执行状态位，如 Thumb 状态位。
PRIMASK, FAULTMASK, BASEPRI：这三个寄存器用于控制中断和异常的屏蔽。
- PRIMASK：置 1 后，屏蔽所有可配置优先级的中断（但 NMI 和硬错误异常不受影响）。常用于保护临界区代码。
- FAULTMASK：置 1 后，屏蔽所有中断和除 NMI 外的所有异常。通常只在系统错误处理的最深层使用。
- BASEPRI：可以屏蔽所有优先级低于某个数值的中断。例如，设置 BASEPRI = 0x40（假设优先级位宽为4，则对应优先级4），则所有优先级数值大于等于4的中断都会被屏蔽，而优先级更高的中断（0-3）仍能响应。这提供了更精细的中断控制。

// 示例：使用 PRIMASK 保护临界区 void Critical_Section_Function(void) { __disable_irq(); // 汇编指令 CPSID I， 设置 PRIMASK=1， 关中断 // ... 执行不能被中断的代码， 如操作共享链表、更新全局计数器等 __enable_irq(); // 汇编指令 CPSIE I， 清除 PRIMASK=0， 开中断 } // 示例：使用 BASEPRI 屏蔽低优先级中断 void Enter_High_Priority_Task(void) { // 假设我们任务的优先级为2（数值），我们希望屏蔽所有优先级低于2（即数值大于2）的中断 // 优先级数值2， 假设使用4位， 则对应寄存器值 2 << 4 = 32 = 0x20 __set_BASEPRI(0x20); // ... 执行高优先级任务代码 __set_BASEPRI(0x0); // 取消屏蔽 }

2.2 操作模式与特权级别

Cortex-M3 有两种操作模式和两种特权级别，它们共同构成了处理器的执行状态。

操作模式：

线程模式：复位后或从中断/异常返回后的默认模式。用于执行普通的应用程序代码。
处理模式：当处理器响应一个异常（包括中断）时进入的模式。用于执行异常服务例程。

特权级别：

特权级：在此级别下，软件可以访问处理器的所有资源，包括所有特殊功能寄存器、NVIC 以及受 MPU 保护的系统控制空间。复位后，处理器处于线程模式+特权级。
用户级：在此级别下，软件对系统资源的访问受到限制。例如，不能直接访问 NVIC、不能执行某些特殊指令（如MSR/MRS访问特殊寄存器）、访问内存区域可能受 MPU 限制。这为运行不可信的应用程序代码提供了基础保护。

模式和级别的组合：

处理模式永远是特权级。因为异常处理代码需要最高权限来访问硬件和保存现场。
线程模式可以是特权级或用户级。通过控制寄存器CONTROL[0]来切换。CONTROL[0]=0为特权级，CONTROL[0]=1为用户级。

从用户级切换到特权级的唯一标准方法是通过触发一个异常（如 SVC 系统调用）。当异常服务程序（运行在处理模式-特权级）执行完毕后，可以通过修改返回时的CONTROL寄存器值来决定返回到线程模式的哪个特权级别。这种机制是嵌入式操作系统（如 FreeRTOS、µC/OS）实现系统调用和任务权限管理的基础。

注意事项：在编写启动代码或操作系统内核时，需要小心处理特权级别的切换。如果在用户级错误地尝试访问特权资源，将触发一个用法错误异常。此外，在初始化堆栈指针时也要注意，主栈指针用于处理模式和特权级线程模式，而进程栈指针可用于用户级线程模式。正确的栈初始化对于系统的稳定运行至关重要。

3. 系统外设编程实战

除了内核本身，Cortex-M3 还集成了一些关键的系统级外设，其中 SysTick 定时器和 MPU 最为常用。

3.1 SysTick 定时器配置与应用

SysTick 是一个 24 位的递减计数器，时钟源可以来自处理器时钟，也可以来自外部参考时钟。它非常简单，只有四个寄存器：

CTRL：控制和状态寄存器。用于使能定时器、选择时钟源、使能中断、查看计数标志。
LOAD：重装载值寄存器。当计数器减到 0 时，会自动从 LOAD 寄存器重装值。
VAL：当前值寄存器。读取它获取当前计数值，写任何值会将其清零。
CALIB：校准值寄存器，提供恒定的 10ms 计数值参考，通常用不到。

SysTick 最常见的用途有两个：一是为实时操作系统提供精确的时钟节拍；二是实现精准的微秒或毫秒级延时。

#include <stdint.h> // 假设系统核心时钟频率为 72MHz #define SYSTEM_CORE_CLOCK 72000000UL volatile uint32_t g_systick_counter = 0; // SysTick 中断服务函数 void SysTick_Handler(void) { g_systick_counter++; } // 初始化 SysTick， 配置为每 1ms 产生一次中断 void SysTick_Init(void) { // 计算重装载值。 SysTick 是 24 位计数器，最大值 0xFFFFFF。 // 每毫秒的滴答数 = 系统时钟频率 / 1000 uint32_t ticks_per_ms = SYSTEM_CORE_CLOCK / 1000; // 检查是否超出范围 if (ticks_per_ms > 0xFFFFFFUL) { // 错误处理，可能需要分频或调整时钟 while(1); } // 配置重装载值， 由于计数器减到0触发，所以值应为 ticks_per_ms - 1 SysTick->LOAD = ticks_per_ms - 1; // 清除当前值 SysTick->VAL = 0; // 配置控制寄存器：使用处理器时钟、使能中断、使能定时器 SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk | SysTick_CTRL_TICKINT_Msk | SysTick_CTRL_ENABLE_Msk; } // 基于 SysTick 的毫秒延时函数（阻塞式） void Delay_ms(uint32_t ms) { uint32_t start_tick = g_systick_counter; // 注意处理计数器回绕的情况 while ((g_systick_counter - start_tick) < ms) { // 可以在这里插入 __WFI() 指令让处理器进入低功耗模式，等待中断唤醒 // __WFI(); } }

实操心得：使用 SysTick 做延时函数时，g_systick_counter必须声明为volatile，因为它会在中断服务程序中被修改，而编译器可能无法察觉这种异步修改，从而进行错误的优化。另外，在计算延时循环时，要特别注意 32 位计数器的回绕问题。安全的比较方法是使用(current - start) < duration这种形式，即使发生回绕，只要总延时时间不超过计数器周期的一半，计算就是正确的。对于更长的延时，需要额外处理。

3.2 内存保护单元基础与应用

MPU 是 Cortex-M3 中一个可选但非常重要的组件，用于增强系统的鲁棒性。它允许将内存空间划分为多个区域（通常 8 个），并为每个区域设置访问权限（如只读、只执行、禁止访问等）和内存属性（如是否可缓存、是否可缓冲）。

MPU 的主要用途包括：

保护操作系统内核：将内核代码和数据所在的内存区域设置为仅特权级可访问，防止用户任务意外或恶意修改。
隔离任务：在操作系统中，为每个任务分配独立的内存区域（栈、堆、数据），并通过 MPU 设置这些区域仅对该任务可访问。这样，一个任务的崩溃（如数组越界）不会破坏其他任务的内存。
保护外设：将关键的外设寄存器（如系统配置寄存器）设置为只读或特权访问，防止应用程序误操作。
定义内存属性：对于带有缓存（Cache）和写缓冲（Buffer）的系统，MPU 区域属性可以告诉内存系统该区域是否可缓存，这对于访问外设内存（不应缓存）和普通 RAM（可缓存）至关重要。

配置 MPU 通常涉及以下步骤：

禁用 MPU。
设置区域基地址寄存器、大小和属性寄存器。
启用 MPU。
如果需要，启用默认内存映射（对于未覆盖的区域，使用背景区域的属性，通常只允许特权访问）。

// 示例：使用 MPU 保护一段 SRAM 区域（0x20001000 - 0x20001FFF）为只读 void MPU_Config_Protect_Region(void) { // 1. 禁用 MPU MPU->CTRL = 0; // 2. 配置区域编号， 比如使用区域 0 MPU->RNR = 0; // 3. 配置基地址和区域大小 // 基地址: 0x20001000， 并且需要对齐到区域大小 // 大小: 4KB (0x1000)。 MPU 大小字段是 2^N， 4KB=2^12， 所以 SIZE = 11 (因为公式是 SIZE=log2(size)-1) MPU->RBAR = (0x20001000 & MPU_RBAR_ADDR_Msk) | MPU_RBAR_VALID_Msk | (0 << MPU_RBAR_REGION_Pos); // 4. 配置区域访问权限和属性 // AP[2:0] = 011 (特权级可读可写，用户级只读) // TEX, S, C, B 位根据内存类型设置，对于普通 SRAM，通常 TEX=0, S=C=B=1 (可缓存、可缓冲) // XN = 0 (允许执行) // SIZE = 11 (4KB) // ENABLE = 1 MPU->RASR = (0x3 << MPU_RASR_AP_Pos) | // AP (0x1 << MPU_RASR_TEX_Pos) | // TEX (简化设置) (0x1 << MPU_RASR_S_Pos) | // S (0x1 << MPU_RASR_C_Pos) | // C (0x1 << MPU_RASR_B_Pos) | // B (0x0 << MPU_RASR_XN_Pos) | // XN (11 << MPU_RASR_SIZE_Pos) | // SIZE (0x1 << MPU_RASR_ENABLE_Pos); // ENABLE // 5. 启用 MPU 并启用特权级的默认内存映射（未配置区域使用背景属性） MPU->CTRL = MPU_CTRL_ENABLE_Msk | MPU_CTRL_PRIVDEFENA_Msk; // 6. 确保内存访问同步（需要 DSB 和 ISB 屏障指令） __DSB(); __ISB(); }

配置完成后，如果运行在用户级的代码尝试向地址 0x20001000 写入数据，将触发一个内存管理错误异常。

注意事项：MPU 的配置相对复杂，区域的数量有限（通常 8 个），区域之间不能重叠，且基地址必须对齐到区域大小。在嵌入式操作系统中，任务切换时通常需要重新配置 MPU 区域以匹配新任务的内存空间。错误的 MPU 配置可能导致程序立即产生硬件错误。因此，建议在操作系统提供的框架内使用 MPU，或者进行充分的测试。

4. 启动流程与链接脚本详解

理解 Cortex-M3 的启动流程和链接脚本是进行裸机开发或移植启动代码的关键。

4.1 上电复位序列

当 Cortex-M3 芯片上电或复位后，硬件会自动执行以下序列：

从向量表获取初始 MSP 和 PC：处理器从地址 0x0000 0000（或通过 BOOT 引脚映射的其他地址，如 0x0800 0000 对于 Flash 启动）读取前两个字。第一个字被加载到主栈指针寄存器，第二个字被加载到程序计数器，即复位处理函数的入口地址。
初始化寄存器：PC 跳转到复位处理函数，处理器处于线程模式、特权级、使用主堆栈指针。
执行系统初始化：在复位处理函数中，软件需要完成：
- 初始化全局变量（.data段从 Flash 复制到 RAM，.bss段在 RAM 中清零）。
- 设置系统时钟（配置 PLL、分频器等）。
- 初始化必要的外设。
- 调用 C 库的__main函数（如果使用标准库），该函数会完成更复杂的运行时环境初始化，最后跳转到用户的main()函数。

向量表是一个存储在代码起始位置的结构数组，其内容由链接脚本决定。典型的向量表前几个条目如下：

// 在启动文件（如 startup_xxx.s）或特定C文件中用数组定义 __attribute__((section(".isr_vector"), used)) const void* const g_pfnVectors[] = { (void*)&_estack, // 初始栈顶地址， 由链接脚本定义 Reset_Handler, // 复位处理函数 NMI_Handler, // NMI 处理函数 HardFault_Handler, // 硬错误处理函数 MemManage_Handler, // MPU 错误处理函数 BusFault_Handler, // 总线错误处理函数 UsageFault_Handler, // 用法错误处理函数 0, 0, 0, 0, // 保留 SVC_Handler, // 系统调用处理函数 DebugMon_Handler, // 调试监控处理函数 0, // 保留 PendSV_Handler, // PendSV 处理函数 SysTick_Handler, // SysTick 处理函数 // ... 后续是外部中断向量 };

4.2 链接脚本核心解析

链接脚本告诉链接器如何将各个输入段（.text,.data,.bss,.stack等）组织到输出文件中，并最终映射到目标芯片的物理地址空间。一个针对 Cortex-M3 的简化链接脚本核心部分如下：

/* 定义内存区域 */ MEMORY { FLASH (rx) : ORIGIN = 0x08000000, LENGTH = 256K /* Flash 起始地址和大小 */ RAM (xrw) : ORIGIN = 0x20000000, LENGTH = 64K /* SRAM 起始地址和大小 */ } /* 定义输出段 */ SECTIONS { /* .isr_vector 段必须放在最前面，因为它包含了初始 MSP 和复位向量 */ .isr_vector : { . = ALIGN(4); KEEP(*(.isr_vector)) /* 保持向量表，即使未被引用 */ . = ALIGN(4); } >FLASH /* 代码段 (.text) 和只读数据段 (.rodata) */ .text : { . = ALIGN(4); *(.text) /* 所有 .text 输入段 */ *(.text*) /* 所有以 .text 开头的输入段 */ *(.rodata) /* 只读数据 */ *(.rodata*) . = ALIGN(4); } >FLASH /* 用于初始化 .data 段的地址（在 Flash 中的副本） */ _sidata = .; /* .data 段：已初始化的全局/静态变量，需要从 Flash 复制到 RAM */ .data : AT ( _sidata ) /* AT 指定加载地址（在Flash中）， >RAM 指定运行地址 */ { . = ALIGN(4); _sdata = .; /* 记录 .data 段在 RAM 中的起始地址 */ *(.data) *(.data*) . = ALIGN(4); _edata = .; /* 记录 .data 段在 RAM 中的结束地址 */ } >RAM /* .bss 段：未初始化的全局/静态变量，需要在启动时在 RAM 中清零 */ .bss : { . = ALIGN(4); _sbss = .; /* 记录 .bss 段的起始地址 */ *(.bss) *(.bss*) *(COMMON) /* 公共块 */ . = ALIGN(4); _ebss = .; /* 记录 .bss 段的结束地址 */ } >RAM /* 用户堆栈设置（示例，具体由启动代码管理） */ ._user_heap_stack : { . = ALIGN(8); PROVIDE ( end = . ); PROVIDE ( _end = . ); . = . + _Min_Heap_Size; /* 堆空间 */ . = . + _Min_Stack_Size; /* 栈空间 */ . = ALIGN(8); } >RAM /* 栈顶地址，用于初始化 MSP */ _estack = ORIGIN(RAM) + LENGTH(RAM); }

在启动代码的复位处理函数中，需要手动完成.data段的复制和.bss段的清零：

Reset_Handler: /* 1. 复制 .data 段从 Flash 到 RAM */ ldr r0, =_sidata /* Flash 中 .data 副本的起始地址 */ ldr r1, =_sdata /* RAM 中 .data 段的起始地址 */ ldr r2, =_edata /* RAM 中 .data 段的结束地址 */ movs r3, #0 b LoopCopyDataInit CopyDataInit: ldr r4, [r0, r3] str r4, [r1, r3] adds r3, r3, #4 LoopCopyDataInit: adds r4, r1, r3 cmp r4, r2 bcc CopyDataInit /* 2. 清零 .bss 段 */ ldr r2, =_sbss ldr r4, =_ebss movs r3, #0 b LoopFillZerobss FillZerobss: str r3, [r2] adds r2, r2, #4 LoopFillZerobss: cmp r2, r4 bcc FillZerobss /* 3. 调用系统初始化函数，然后跳转到 main */ bl SystemInit bl __main /* 标准库初始化，最终调用 main() */ bx lr

常见问题与排查：最棘手的启动问题往往是链接脚本配置错误或启动代码初始化不完整导致的。如果程序一上电就跑飞或进入硬错误，可以按以下步骤排查：
检查向量表：确认向量表是否正确放置在 Flash 起始地址（或映射后的地址）。使用调试器查看 0x00000000 和 0x00000004 处的值，第一个值应是 RAM 末端的地址（栈顶），第二个值应是Reset_Handler的函数地址。
检查栈指针初始化：第一个向量（初始 MSP）必须指向有效的、可写的 RAM 区域，且通常需要 8 字节对齐。
检查 .data 段复制：如果已初始化的全局变量值不对，可能是.data段从 Flash 到 RAM 的复制过程出错。检查_sidata,_sdata,_edata这些符号的地址是否正确。
检查 .bss 段清零：如果未初始化的全局变量不是 0，可能是.bss段清零失败。检查_sbss和_ebss。
检查时钟初始化：在调用main()之前，SystemInit()函数必须正确配置系统时钟。如果时钟配置错误，后续所有基于时钟的延时和外设操作都会出问题。使用示波器或调试器查看系统时钟是否达到预期频率。