上周帮朋友看简历，发现他把"熟悉Vivado"改成了"精通Vivado"。我随口问了一句："那你给我讲讲时钟约束怎么写？"他愣了足足10秒钟，然后开始支支吾吾。
说实话，这种场面我见得太多了。Vivado的界面谁都会点几个按钮，但真正到了时序约束这块，好多人就露馅了。今天咱们就聊聊这个话题，看看时序约束到底该怎么学、怎么用。
时序约束为什么这么重要？
先说个热知识：FPGA设计里，综合、实现、生成比特流这三步，没有一步离得开时序约束。
你可以这么理解——时序约束就像是给Vivado的一张"地图"，告诉它你的设计跑得多快、外围器件响应多久。没有这张地图，工具就只能瞎跑，它不知道你的时钟周期是多少、不知道数据什么时候到、也不知道下游器件能等多长时间。
结果呢？要么布线绕远路导致资源浪费，要么timing closure死活过不去，更严重的是你以为自己设计没问题，实际上板子跑起来就是不稳定。
一个扎心的真相：时序约束写得不对，你的代码再漂亮也白搭。Vivado不是读心术，它只能按照你给的约束来优化设计。
Vivado时序报告示例，Slack值为正是我们追求的目标
三大核心约束，一个都别落下
FPGA时序约束说白了就三类：时钟约束、输入约束、输出约束。按我的经验，90%的时序问题都出在这三块没写对上面。
1. 时钟约束：一切的基础
时钟约束用create_clock命令，语法很简单，但细节一堆：
create_clock -period 10.000 -name sys_clk -waveform {0.000 5.000} [get_ports clk] # period是周期(ns)，waveform是占空比
新手容易踩的坑是啥？衍生时钟（generated clock）经常漏掉。比如你有个PLL输出，内部逻辑用的是PLL产生的时钟，这个时钟你必须单独约束，否则Vivado会把它当成自由跑的自由时钟来分析。
2. 输入约束：告诉Vivado数据什么时候到
输入约束用set_input_delay，这玩意儿对应的是上游器件的Tco加上PCB走线延迟：
set_input_delay -clock sys_clk -max 5.0 [get_ports data_in*] set_input_delay -clock sys_clk -min 2.0 [get_ports data_in*]
有人问我：max和min怎么定？按我的经验，max对应最差情况（慢器件+高温+长走线），min对应最好情况（快器件+低温+短走线）。datasheet上Tco的max/min值直接拿来用就行。
3. 输出约束：数据什么时候必须稳定
输出约束用set_output_delay，对应下游器件的Tsu/Th加上PCB延迟：
set_output_delay -clock sys_clk -max 3.0 [get_ports data_out*] set_output_delay -clock sys_clk -min -1.0 [get_ports data_out*]
注意这个min可以是负数！负数表示数据在时钟沿之前很久就稳定了，这是合法的。
时钟约束、输入约束、输出约束的关系图
这几个坑，我建议你现在就绕过去
坑1：只写时钟约束，其他全靠默认
有些项目代码能跑起来纯属运气好。输入输出约束不写，Vivado默认的分析条件非常宽松，问题藏得深，等你发现的时候已经改不动了。
坑2：max/min值写反了
我见过有人把max写成2.0、min写成8.0，这完全搞反了。max应该对应最慢的情况（大的延迟值），min对应最快的情况（小的延迟值）。
坑3：异步时钟域直接互联
两个不同频率的时钟域直接传数据，不加握手或FIFO？Vivado会报timing violation报到你怀疑人生。异步信号必须做同步化处理，这个没得商量。
Setup违例和Hold违例的典型波形示意
面试的时候怎么答才能加分？
面试官问时序约束，其实是在考察你两点：一是知不知道这些约束是干嘛用的，二是能不能独立排查问题。
如果你能这样回答，加分是妥妥的：
"我之前遇到过一次timing closure过不去的情况，WNS是-2.5ns。我先看了timing report，找到最差的路径，发现是一个跨时钟域的信号。然后我检查了约束文件，发现异步时钟域没有加false_path。最后用set_max_delay做了约束限定，WNS回到正数。"
你看，这段话里有几个关键点：能读懂timing report、知道去哪找问题、能定位根因、会用工具修正。这才是面试官想听到的东西。
写在最后
时序约束这东西，说难不难，说简单也不简单。入门可能就几天，但要真正掌握、能独立排查问题，没个把月的项目历练是不行的。
所以啊，简历上写"精通"之前，建议先问问自己：timing report能看懂吗？约束边界算得出来吗？违例问题能独立定位吗？如果答案都是"差不多"，那写"熟悉"可能更诚实一些。
技术这行，诚实一点没坏处。面试官随便问两句就知道深浅了，装不下去的。
凡亿教育 · 让电子设计更简单
