文章目录
- 1. 关于通用定时器
- 2. 通用定时器功能描述
- 3. 通用定时器寄存器概述
- 3.1 AArch32 通用定时器寄存器概述
缩写
| 缩写 | 全拼 | 翻译 |
|---|---|---|
| SPIs | Shared Peripheral Interrupts | 共享外设中断 |
| PPIs | Private Peripheral Interrupts | 私有外设中断 |
| SGIs | Software Generated Interrupts | 软件生成中断 |
1. 关于通用定时器
通用定时器可以根据递增的计数器值来调度事件和触发中断。它提供：
- 通过 PPIs(私有外设中断) 生成定时器事件。
- 事件流的生成。
2. 通用定时器功能描述
Cortex-R52 处理器在Cluster的每个内核提供一组定时器寄存器。
这些定时器包括：
- 一个 EL1 物理定时器
- 一个 EL2 物理定时器
- 一个虚拟定时器
Cortex-R52 处理器不包含系统计数器。系统计数器位于 SoC 中。系统计数器的值通过一个同步二进制编码的 64 位总线CNTVALUEB[63:0]分发给 Cortex-R52 处理器。
由于CNTVALUEB来自一个通常运行频率低于处理器主时钟 CLKIN 的系统计数器，因此提供了CNTCLKEN输入作为CNTVALUEB总线的时钟使能信号。这允许对CNTVALUEB[63:0]总线应用多周期路径。CNTCLKEN在 Cortex-R52 处理器内部被寄存后，才用作CNTVALUEB[63:0]寄存器的时钟使能。下图显示了该接口。
当内部寄存后的CNTCLKEN时钟使能信号有效时，CNTVALUEB[63:0]总线上的值必须保持稳定。CNTCLKEN必须与CLKIN同步且平衡，并且其翻转频率必须是处理器CLKIN的整数比。
每个定时器都向核心提供一个 PPI 中断。
3. 通用定时器寄存器概述
在每个核心内，一组通用定时器寄存器被分配到 (coproc==0b1111) 空间。
3.1 AArch32 通用定时器寄存器概述
下表显示了 AArch32 通用定时器寄存器。
Table 1: AArch32 Generic Timer registers
| Name | CRn | Op1 | CRm | Op2 | Reset | Width | Description |
|---|---|---|---|---|---|---|---|
| CNTFRQ | c14 | 0 | c0 | 0 | UNK | 32-bit | Counter-timer Frequency register |
| CNTPCT | - | 0 | c14 | - | UNK | 64-bit | Counter-timer Physical Count register |
| CNTKCTL | c14 | 0 | c1 | 0 | 0x00000000 | 32-bit | Counter-timer Kernel Control register |
| CNTP_TVAL | 0 | c2 | 0 | UNK | 32-bit | Counter-timer Physical Timer TimerValue register | |
| CNTP_CTL | 0 | 1 | The reset value for bit[0] is 0 | 32-bit | Counter-timer Physical Timer Control register | ||
| CNTV_TVAL | 0 | c3 | 0 | UNK | 32-bit | Counter-timer Virtual Timer TimerValue register | |
| CNTV_CTL | 0 | 1 | The reset value for bit[0] is 0 | 32-bit | Counter-timer Virtual Timer Control register | ||
| CNTVCT | - | 1 | c14 | - | UNK | 64-bit | Counter-timer Virtual Count register |
| CNTP_CVAL | - | 2 | c14 | - | UNK | 64-bit | Counter-timer Physical Timer CompareValue register |
| CNTV_CVAL | - | 3 | c14 | - | UNK | 64-bit | Counter-timer Virtual Timer CompareValue register |
| CNTVOFF | - | 4 | c14 | - | UNK | 64-bit | Counter-timer Virtual Offset register |
| CNTHCTL | c14 | 4 | c1 | 0 | The reset value for bit[2] is 0 and for bits[1:0] is 0b11 | 32-bit | Counter-timer Hyp Control register |
| CNTHP_TVAL | c14 | 4 | c2 | 0 | UNK | 32-bit | Counter-timer Hyp Physical Timer TimerValue register |
| CNTHP_CTL | c14 | 4 | c2 | 1 | The reset value for bit[0] is 0 | 32-bit | Counter-timer Hyp Physical Timer Control register |
| CNTHP_CVAL | - | 6 | c14 | - | UNK | 64-bit | Counter-timer Hyp Physical CompareValue register |
