news 2026/7/3 2:23:43

SystemVerilog 中 import 和 include 的区别与联系

作者头像

张小明

前端开发工程师

1.2k 24
文章封面图
SystemVerilog 中 import 和 include 的区别与联系

这是初学 SV/UVM 很容易混淆的两个概念。它们都是"引入外部内容",但机制完全不同——include文本替换import引入 package 的符号


一、`include(预处理,文本替换)

本质

`include编译预处理指令(注意前面有反引号`),在编译前把指定文件的内容原封不动地复制粘贴到当前位置。

用法

`include "uvm_macros.svh" `include "my_driver.sv"

特点

  • 纯文本插入,等同于把那个文件的代码手动抄进来
  • 处理的是文件
  • 常用于包含:宏定义(`define)、.svh头文件、宏文件(如uvm_macros.svh
  • 谁 include,代码就出现在谁那里

二、import(编译语义,引入符号)

本质

import语言级语句,把某个package(包)里已经编译好的类、类型、函数、变量等符号引入到当前作用域,让你能直接使用。

用法

import uvm_pkg::*; // 引入 uvm_pkg 里的所有符号 import my_pkg::trans; // 只引入 my_pkg 里的 trans 类

特点

  • 处理的是package(包),不是文件
  • 引入的是符号(名字),不是文本
  • package 必须先被编译过,import 只是"让这些名字可见"
  • ::*表示引入包里所有公开符号;::具体名表示只引入某一个

三、核心区别对比

对比项`includeimport
类别预处理指令(有反引号)语言语句
处理对象文件(内容)package(符号)
机制文本复制粘贴引入已编译的符号名
发生时机编译前(预处理)编译时(语义解析)
内容会不会重复会(复制多次可能重定义)不会(只是引用同一份)
典型用途宏文件、头文件使用 package 里的类/类型/函数
是否需要 package不需要必须有 package

四、它们的联系(经常一起出现)

在 UVM 里你几乎总能看到这两句配对出现

import uvm_pkg::*; // 引入 uvm 的所有类、类型 `include "uvm_macros.svh" // 引入 uvm 的宏(如 `uvm_info、`uvm_component_utils)

为什么要一起用?

  • 类、函数、类型→ 放在package里 → 用import引入
  • 宏(`define不能放进 package(宏是预处理层面的,package 是语义层面的)→ 只能用`include引入

所以:

  • import uvm_pkg::*;让你能用uvm_componentuvm_test
  • `include "uvm_macros.svh"让你能用`uvm_info`uvm_component_utils

两者互补,缺一不可。


五、典型的 package 组织方式

一个常见做法:在 package 内部用 include 把源文件拼进来,外部再 import 这个 package:

// ---------- my_pkg.sv ---------- package my_pkg; import uvm_pkg::*; `include "uvm_macros.svh" `include "my_trans.sv" // 把类的定义文本包含进包里 `include "my_driver.sv" `include "my_env.sv" endpackage // ---------- tb.sv ---------- module tb; import uvm_pkg::*; `include "uvm_macros.svh" import my_pkg::*; // 引入 my_pkg 里所有类 ... endmodule
  • 包内部:用`include把各个类的源码"拼装"进 package
  • 包外部:用import引入这个 package 的符号

六、易错点

  1. 宏不能靠 import 传递:即使你import了某个 package,那个包里用`define定义的宏在外面也用不了——宏必须靠`include
  2. 重复 include 会重定义:同一个含类定义的文件被 include 两次会报"重复定义",所以头文件常用`ifndef / `define / `endif保护
  3. 反引号别漏`include前面是反引号`,不是普通引号
  4. import::*的可见性::*是"通配导入",只有真正用到时才解析,不会强制引入所有名字造成冲突

一句话总结

`include是"文本复制",把文件内容粘过来,主要用于宏/头文件;import是"引入符号",把 package 里编译好的类/类型/函数拿来用。UVM 里两者配对使用——import uvm_pkg::*拿类,`include "uvm_macros.svh"拿宏,互补缺一不可。

版权声明: 本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若内容造成侵权/违法违规/事实不符,请联系邮箱:809451989@qq.com进行投诉反馈,一经查实,立即删除!
网站建设 2026/7/3 2:23:04

平潭:东海之上的蓝眼泪故乡

地处福建东南沿海的平潭岛,是祖国大陆距离台湾本岛最近的地方,这座中国第五大岛、福建第一大岛,正以独特的滨海风光,成为备受瞩目的国际旅游岛。平潭的美,藏在波澜壮阔的海岸线上。蜿0平0潭的美,是自然与人…

作者头像 李华
网站建设 2026/7/3 2:22:36

2026职场必备:AI技能提升与实战指南

1. 2026职场新常态:AI技能成为生存刚需 刷抖音时看到的那条"2026职场铁律"视频,像一记重锤敲醒了我。作为一个在职场摸爬滚打多年的老鸟,我不得不承认:AI技能已经从"锦上添花"变成了"雪中送炭"。这…

作者头像 李华
网站建设 2026/7/3 2:21:10

MST6M182XST 竞争优势分析 · 为何它是首选?

采购决策 & 品牌选型参考一、Mstar 品牌优势晨星半导体(Mstar Semiconductor)成立于 2002 年,总部位于台湾,是全球最大的液晶电视驱动 SoC 提供商之一。凭借持续的技术研发投入,Mstar 在液晶电视芯片领域积累了深厚…

作者头像 李华
网站建设 2026/7/3 2:18:10

链上 AI 结果可信化:别把模型回答直接写进合约

链上 AI 结果可信化:别把模型回答直接写进合约 一、链上可信和 AI 输出天然有张力 区块链强调可验证、确定性和不可篡改,大模型强调概率生成、上下文相关和非确定性。把两者放在一起时,第一反应可能是让 AI 直接给结果,再写进合约…

作者头像 李华
网站建设 2026/7/3 2:15:23

用 AI 工具提升刷题效率:实验要有指标,别只看爽感

用 AI 工具提升刷题效率:实验要有指标,别只看爽感 一、AI 刷题效率不能只靠感觉 用 AI 辅助刷题确实爽:不会就问,代码能生成,复杂度能解释。但效率是否真的提升,要看指标。你是更快理解题了,还是…

作者头像 李华