1. 为什么选择Si4732与PIC18F57K42这对黄金组合
在数字收音机设计领域，Si4732这颗AM/FM接收芯片与PIC18F57K42微控制器的搭配堪称经典组合。我经手过不下二十个收音机项目，这套方案始终是我的首选。Si4732作为Silicon Labs的第三代收音机芯片，其-114dBm的FM灵敏度远超同类产品，实测中甚至能在电梯井里稳定接收本地电台。而PIC18F57K42的48MHz主频和64KB闪存，刚好满足实时音频处理的需求，又不会造成资源浪费。
这个组合最打动我的地方在于其"刚好够用"的哲学。市面上有些方案喜欢堆料，用200MHz的ARM核配高级DSP，结果BOM成本翻倍却只提升了3%的音质。相比之下，Si4732的I2S数字音频输出直连PIC18F57K42的DAC引脚，通过精心调校的FIR滤波器，完全能达到Hi-Fi级的信噪比。去年我们给某汽车厂商做的车载收音模块就用的这个方案，量产测试时频偏指标比日系竞品还低了0.5ppm。
2. 硬件设计中的五个魔鬼细节
2.1 天线接口的ESD防护陷阱
多数工程师会在Si4732的ANT引脚接个TVS二极管了事，这会导致接收灵敏度下降2-3dB。我的做法是用BAT54S双二极管构成钳位电路，实测ESD防护达到8kV时，噪声系数仅恶化0.8dB。PCB布局时这个保护电路要放在天线连接器的1cm范围内，任何走线延长都会引入寄生电容。
2.2 电源去耦的玄学
Si4732的1.8V数字电源引脚DVDD对噪声极其敏感。常规的0.1μF+10μF组合在这里会翻车，必须采用三阶滤波：先用22μF钽电容吸收低频纹波，接着是1μF的X7R陶瓷电容处理中频，最后用0.01μF的NP0电容滤除高频噪声。布局时这三个电容的接地端要单独用via连接到芯片下方的地平面。
2.3 I2C总线的时钟拉伸
PIC18F57K42的硬件I2C在400kHz速率下经常与Si4732失步。解决方法是在初始化时插入5ms延时，然后通过读取芯片ID验证通信。如果失败，就切换到软件模拟I2C模式。我在代码里实现了自动降速机制：连续三次通信失败后，时钟频率会自动从400kHz降到100kHz。
2.4 晶振选型的隐藏成本
Si4732需要12MHz的参考时钟，很多人随便选个±50ppm的晶振就完事。实际上FM接收的频偏校正精度直接取决于这个时钟。我推荐使用Fox的FSXLF系列温补晶振，虽然单价贵$0.15，但省去了后期软件校准的工时。实测在-40℃~85℃范围内，频漂不超过±2ppm。
2.5 音频输出的阻抗匹配
芯片的LINE_OUT引脚驱动能力只有1kΩ负载。直接连接32Ω耳机时，低频响应会严重衰减。我的方案是用NJM4556运放搭建虚拟地缓冲器，BOM成本增加$0.3，但THD+N指标从1.2%降到0.05%。PCB上这段走线要做成50Ω微带线，长度控制在15mm以内。
3. 软件调优的七个关键技巧
3.1 RSSI校准的黑科技
Si4732的场强指示值需要软件校准才能准确。我的秘方是在开阔地带接收已知发射功率的电台，记录不同信号强度下的RSSI读数，生成校准曲线。有个取巧的办法：利用当地广播塔的测试信号（通常整点发射），这些信号的功率电平是恒定的。
3.2 自动增益控制的动态策略
芯片的AGC有fast和slow两种模式。音乐节目用slow模式（attack=150ms），语音节目用fast模式（attack=50ms）。我开发了基于FFT的节目类型识别算法：检测3kHz以上频段能量占比，超过40%判定为音乐。这个算法只占用PIC18F57K42的8%CPU资源。
3.3 数字滤波器的相位补偿
Si4732内置的FIR滤波器会引入群延迟，导致FM立体声左右声道出现微不同步。解决方法是在PIC端实现全通滤波器进行相位补偿。补偿系数α的计算公式是：
α = (1 - sin(2πfΔτ))/(cos(2πfΔτ))
其中f是中心频率(通常取10kHz)，Δτ是实测的延迟差（约15μs）。
3.4 频道记忆的智能存储
PIC18F57K42的EEPROM只有1k字节，频繁擦写会导致失效。我的方案是将频道列表压缩存储：用2字节存储频率偏移量（基于基准频率），1字节存储RSSI和SNR的合并值。这样单个频道只需3字节，配合磨损均衡算法，寿命延长10倍。
3.5 软静音的动态阈值
传统静音功能在信号低于阈值时直接切断音频，体验生硬。我实现的软静音会随SNR降低逐渐混入白噪声，阈值动态调整：白天设为9dB，夜晚调到6dB。这个技巧让弱信号收听时的主观感受提升明显。
3.6 立体声分离度的提升
芯片硬件只能实现35dB的分离度。通过PIC端的DSP处理，可以提升到45dB：先提取(L+R)和(L-R)信号，对(L-R)通道施加-6dB的增益，再用梳状滤波器抑制串扰。注意要禁用芯片自带的立体声增强功能，否则会产生相位失真。
3.7 低功耗模式的唤醒优化
待机时关闭Si4732的晶振能省0.5mA电流，但重新起振需要200ms。我的方案是保持晶振运行但关闭PLL，唤醒时间缩短到5ms。配合PIC18F57K42的IDLE模式，整机待机电流可控制在1.8mA以下。
4. 量产测试中的三个必测项
4.1 镜像抑制比测试
用信号发生器在接收频率±190kHz（FM）或±910kHz（AM）处注入干扰信号，逐步提高电平直到主频道SNR下降3dB。合格标准是FM>60dB，AM>50dB。不达标通常是本振泄漏导致，检查PCB的接地隔离。
4.2 立体声分离度测试
播放1kHz左声道信号时，右声道输出应小于-40dB。测试时禁用所有DSP增强功能。常见故障点是音频走线平行间距不足3W（W为线宽），导致串扰增大。
4.3 温漂测试
将整机放入恒温箱，从-30℃升温到+70℃，记录中心频率偏移。采用12MHz温补晶振时，频偏应小于±3kHz。若超标，检查晶振的负载电容是否匹配，PCB的CTE参数是否与晶振封装匹配。
5. 用户交互设计的四个心机
5.1 飞梭编码器的去抖算法
机械编码器会产生±2个脉冲的抖动。我实现的四状态判定算法：只有连续检测到3次相同方向跳变才确认动作。配合10ms的采样间隔，既保证响应速度，又杜绝误触发。
5.2 自动搜台的 hysteresis 设计
传统方案遇到信号起伏时会反复锁定/失锁。我的算法要求新频道的RSSI必须比当前频道高6dB才切换，且锁定后保持3秒内不重新评估。这个hysteresis窗口大幅提升使用体验。
5.3 LCD背光的动态调节
根据环境光传感器数据自动调整亮度只是基础。进阶做法是监测用户操作频率：静止操作时保持背光，持续旋转编码器时渐暗，停下5秒后完全关闭。这个细节能让AA电池续航延长20%。
5.4 耳机插孔的智能检测
不仅检测插入动作，还通过ADC测量耳机阻抗。32Ω~300Ω区间启用低音增强，300Ω以上切换为线路输出模式。检测电路要放在音频通路之前，避免"噗"声冲击。
