目录
- 1.1 BUCK电路中，PCB 布局该注意哪些?
- 1.1.0 BUCK 电路的结构框图
- 1.1.1 功率回路：电感放电回路
- 1.1.2 逻辑电路部分：自举电容
- 1.1.3 逻辑电路部分：反馈电路
- 1.1.3.1 FB 引脚
- 1.1.3.2 VCC 引脚
- 1.1.3.3 单点接地
- 1.2 BUCK 电路中，PCB “健康体检表”
1.1 BUCK电路中，PCB 布局该注意哪些?
1.1.0 BUCK 电路的结构框图
这分别是上管开通和关断时的电流回路即我们通常说的功率回路部分，这部分电路负责给用户负载供电承受的功率较大，电路中的上下管一般使用MOS管，由芯片内部产生的PWM信号来控制他们进行高速的开断，而后半部分电路中的电感和电容组成了一个LC滤波电路，故不会存在一个较高的电流变化趋势。
结合上管和下管即Q1、Q2的电流波形，不难发现，只有在两个开关管的部分会出现高电流转换速率
由于PWM信号处电压的快速变化，SW点会产生较强的噪声，所以我们在PCB布线时需要特别注意：尽可能减小这一快速变化环节的面积来减少对其他部分的干扰。可喜的是随着集成工艺的进步，目前大部分电源芯片都将上下管集成到了芯片的内部，只有较少数的应用需要外置MOS或是二极管。
1.1.1 功率回路：电感放电回路
了解了高电流转换速率回路后让我们回到整个功率回路来看，这是一个较为常见的buck芯片原理图，其电感充电功率回路中包含输入电容，集成在芯片内部的上管MOSFET，集成在芯片内部的上管MOSFET，功率电感以及输出电容等器件。而电感放电功率回路中则包含功率电感，输出电容和集成在芯片内部的下管MOSFET等。
在进行PCB布线时这两个功率回路走线要尽可能的短粗，在保证通流能力的情况下保持较小的环路面积，这样可以减少对外辐射的噪声。
接下来让我们以示意图为例来看看具体器件的摆放，首先来看输入电容，需就近放在芯片的输入Vin和功率地PGND，来减少寄生电感的存在。因为输入电流不连续，寄生电感引起的噪声可能会超过芯片的耐压以及对逻辑单元造成不良影响，VIN管脚旁边至少要有1个去耦电容距离最好小于40mil，用来滤除来自电源输入端的交流噪声和来自芯片内部(倒灌)的电源噪声，同时也会起到储能作用
SW点是开关节点为噪声源，所以应在保证电流的同时保持尽量小的面积，远离易受干扰的信号走线。另外需要注意的是，对于大电流应用的Buck电路，尽量不要在SW处打过孔，避免把噪声带到其他层去
输出电容与输入电容相似，需要就近放在电感的输出VOUT和功率地PGND，PGND与输出电容最短连接，并铺整铜以保证功率回路最小。另外，还需要注意的是铺铜面积和过孔数量，也会影响到PCB的通流和散热能力。一般需要在VINVout和GND处多打过孔，GND的铺铜也应最大化来达到减小寄生阻抗的目的。SW处的铺铜面积也不能过小，以免出现限流的情况，导致工作异常
由干PCB的载流能力与PCB板材板厚导线宽厚度以及温升相关，较为复杂，可以通过具体设计规范来进行准确的查找和计算。
1.1.2 逻辑电路部分：自举电容
在普通Buck电路中，一般需要注意以下几个逻辑环节：自举电容、反馈电路VCC和单点接地。
自举电容：中高压buck芯片内部集成的上管一般都为nmos，故需要BST自举电路。在电感放电期间，通过对自举电容进行充电，在BST管脚处就会产生一个高于SW的电压，在电感充电期间驱动上管，故BST与SW一样 也是一个电压高速跳变的点。自举电容也要放置在尽可能靠近BST和SW的位置，避免对其他信号的影响，布线时宽度一般在20mil即可。
1.1.3 逻辑电路部分：反馈电路
1.1.3.1 FB 引脚
这部分一般包括FB上下分压电阻和前馈电容。
由于FB点的电压很低普遍在0.6-0.8V左右，极易与噪声或纹波混淆，是芯片最敏感最容易受干扰的部分。所以在布线时，CFF、RFB1、RFB2都尽量靠近芯片摆放来减少噪声的耦合。
FB电阻连接到FB管脚的走线要尽可能的短，来减小寄生电感以及阻抗。同时，需要注意FB连接到Vo的走线可以通过过孔设置在其他层，但也要尽可能远离噪声源（如SW、BST、电感等）。
1.1.3.2 VCC 引脚
看完反馈电路的部分再来了解一下VCC电容， VCC为芯片逻辑电路供电是芯片内部LDO的输出，VCC电容应就近放置在芯片的VCC管脚和GND管脚之间起到稳压的作用。并且电容与芯片尽量在一层不打过孔
1.1.3.3 单点接地
最后，来看看对于信号地的单点接地有哪些需要注意的
输出电流较大的芯片他们的地一般会被区分为PGND和AGND，PGND就是功率地AGND就是我们一般所指的信号地（与FB、EN、VCC等芯片逻辑部分相关）。
为了避免整块的功率地影响到较为敏感的信号地。建议将AGND和PGND单点连接通过一个0ohm电阻连接也可以。这是因为尽管PGND的大块铺铜可以起到吸收输入端电源噪音的作用。
PGND的大块铺铜可以起到吸收输入端电源噪音的作用，但是在电流较大的情况下，其辐射出的噪音依旧会对敏感的逻辑电路造成影响。
但是在电流较大的情况下，其辐射出的噪音依旧会对敏感的逻辑电路造成影响，单点连接的布线方式可以为我们的逻辑电路提供一个相对“干净"的地。
1.2 BUCK 电路中，PCB “健康体检表”
| 要求 | 设计建议 | 比重(%) | 备注 |
|---|---|---|---|
| 器件位置摆放 | 输入电容靠近芯片放置，去耦电容需要放置在VIN与功率PGND管脚旁边6mil(允许元器件最小间距)，最好不要超过40mil。与芯片放置在同一层。 | 20 | |
| 器件位置摆放 | 电感靠近SW管脚放置。与芯片放置在同一层。 | 15 | 使用电源模块，可忽略此条 |
| 器件位置摆放 | 输出电容两端需靠近电感Vout端和功率PGND放置。与芯片放置在同一层。 | 15 | |
| 器件位置摆放 | 续流二极管需要靠近电感SW与功率PGND放置。与芯片放置在同一层。 | 5 | 使用同步电源芯片，可忽略此条 |
| 器件位置摆放 | VCC电容需靠近芯片VCC管脚放置。与芯片放置在同一层。 | 3 | |
| 器件位置摆放 | FB电阻需靠近FB管脚放置，走线尽量短。与芯片放置在同一层。远离噪声源。 | 3 | |
| 器件位置摆放 | BST RC需靠近SW和BST管脚放置。与芯片放置在同一层。 | 3 | |
| 器件位置摆放 | COMP RC靠近管脚放置。 | 3 | 若无此管脚，可忽略此条。 |
（支持资料、图片参考_相关定制）_文章底部可以扫码)
