简介：
DDR2 SDRAM：简称ddr2,是第二代双倍速率同步动态随机存取存储器，是基于DDR DDRAM升级技术。
DDR2布局：
- DDR2颗粒之间的间距根据实际情况调整，建议DDR2丝印框间距3mm为宜，板子比较密，可适当缩小
- DDR2采用“树形”拓补结构
- 地址线的串联匹配电阻靠近控制器，数据匹配电阻终端电阻DDR2的中间
- 时钟线端接电阻放置于一分为二的“T”点处，走线尽量短。
DDR2布线：
阻抗控制：
- 单端：50欧姆 差分100欧姆
差分对内等长：
• CLK/CLK#：差分两条长度差 ≤±5mil
• DQS/DQS#（每字节通道独立差分对）：差分两条长度差 ≤±5mil
数据组布线：DQ[7:0]/DM/DQS差分
• 同组所有DQ、DM、DQS走线长度误差 ≤±25mil
• 同组所有DQ、DM以DQS为基准等长
地址/命令/控制总线：
• 整组内部所有信号互相误差 ≤±50mil
• 参考平面可选择GND或Power。不可跨越分割。
布线间距要求：
1.同组DDR信号线：走线≥3倍线宽（3W）；
2. CLK、DQS差分对：与其他DDR信号间距≥5W（≥25mil），远离低速电源/IO；
3.不同数据组之间：间距≥4W，优先用地线隔离；
