USB Type-C PD系统电路保护设计：从TVS、肖特基到RC缓冲的实战解析-平芜编程栈

1. 项目概述：为什么USB Type-C PD系统需要“贴身保镖”？

如果你最近拆解过任何一款支持USB Type-C充电的笔记本、手机或者扩展坞，大概率会在Type-C接口附近看到一堆密密麻麻的小元件：几个不起眼的电容、一两个二极管，或许还有个小小的电阻电容网络。别小看它们，这些元件构成了整个PD（Power Delivery）系统的第一道，也是最重要的一道防线——电路保护。我经手过不少返修案例，其中很大一部分故障根源，都指向了接口保护电路的缺失或设计不当。一个瞬间的电压尖峰，就足以让价值不菲的PD控制器或主控芯片“罢工”。

USB Type-C PD协议将供电能力从传统的5V/0.5A-3A，提升到了最高48V/5A的240W级别。功率越大，意味着能量流动越剧烈，潜在的风险也越高。热插拔时连接器弹跳产生的电弧、长电缆自身的寄生电感、外部适配器的电压不稳、甚至是劣质线缆导致的意外短路，都会在VBUS（电源总线）上产生远超正常范围的电压瞬变或电流冲击。这些瞬态事件，轻则导致系统复位、数据丢失，重则直接击穿内部MOSFET的体二极管或栅极，造成永久性硬件损坏。

因此，为PD系统设计一套可靠的保护电路，不是“锦上添花”，而是“雪中送炭”。它的核心工程价值在于，通过一系列被动和主动的防护措施，将外部恶劣电气环境与内部精密的集成电路隔离开来，确保系统在复杂的用户使用场景下（比如边充电边晃动接口、使用非标充电器）依然能稳定、长寿地工作。今天，我们就以德州仪器（TI）的明星产品TPS65987DDJ这款高度集成的PD控制器为例，深入拆解其外围保护电路的设计精髓。我会结合手册中的理论、实际布板中的考量以及我踩过的一些坑，把VBUS保护这件事，从原理到布局，给你讲透。

2. VBUS威胁模型与保护策略总览

在动手画原理图之前，我们必须先搞清楚VBUS上究竟会遇到哪些“不速之客”。根据USB-IF的规范和我实测的波形，威胁主要来自以下几个方面，理解它们是设计保护电路的基础。

2.1 主要威胁来源分析

2.1.1 热插拔瞬态（Hot-Plug Transient）这是最常见也最容易被低估的威胁。当Type-C插头以一定角度或速度插入插座时，内部的电源引脚（VBUS）和接地引脚（GND）并非同时接触，会存在一个毫秒级的短暂连接不稳定期。这个过程中，VBUS引脚可能会先于GND引脚接触到对端的电源，形成一个浮空的、高阻抗的电压源。随后当GND建立连接，电源回路突然闭合，由于线路寄生电感（主要来自电缆）和电容的存在，会产生一个高频振荡的电压尖峰。规范中定义的“异常VBUS热插拔”条件电压范围是4V至21.5V，但实际中，根据电缆质量和插入速度，尖峰可能更高。

2.1.2 电缆电感与短路事件Type-C电缆，尤其是支持5A大电流的E-mark芯片电缆，内部线径粗，但依然存在不可忽略的寄生电感（通常在几十到几百nH量级）。当设备正在以高电流（例如3A或5A）运行时，如果此时突然拔掉电缆，根据电感电流不能突变的原理（di/dt），电缆电感会试图维持电流，从而在VBUS上感应出一个负向电压（VBUS电压低于GND）。如果这个负压没有泄放路径，就可能使连接在VBUS上的芯片内部体二极管正向导通，导致大电流流入芯片地，造成闩锁或损坏。同样，如果因为线缆故障导致VBUS与GND直接短路，也会引发剧烈的电流冲击和电压塌陷。

2.1.3 外部电压瞬变与浪涌设备可能连接到一个输出不稳定的电源适配器，或者身处一个有大型感性负载（如电机）通断的电气环境中，这都可能将电压浪涌耦合到VBUS上。规范中提到的“VBUS瞬态尖峰”电压范围可达4V至43V，这要求保护器件必须具备快速响应和高能量吸收能力。

2.2 分层防护设计理念

面对这些威胁，单一的保护措施往往是不够的。一个稳健的设计应采用分层防护策略，就像城堡的多道防线：

第一道防线（滤波与缓冲）：在Type-C连接器的VBUS引脚上就近放置高频去耦电容，用于滤除噪声和吸收纳秒级的微小电压毛刺。同时，可以引入RC缓冲电路，改变系统的阻尼特性，从根本上抑制热插拔振荡。
第二道防线（钳位与泄放）：使用TVS（瞬态电压抑制）二极管，当电压超过其钳位电压时，它能迅速变为低阻抗通路，将过压能量泄放到地，把VBUS电压“钉”在一个安全值。
第三道防线（反向电流隔离）：使用肖特基二极管，利用其低正向压降的特性，为反向电流（如拔插产生的负压）提供一个优先于芯片内部体二极管的泄放路径，保护核心IC。

TPS65987DDJ的数据手册第9.2.1节，正是围绕这个分层理念展开的。接下来，我们逐一拆解每个环节的设计细节。

3. 第一道防线：VBUS引脚电容与RC缓冲电路设计

保护的第一步从连接器本身开始，目标是“消化”掉高频干扰和减缓电压突变的速度。

3.1 Type-C连接器VBUS电容的选型与布局

手册中明确要求，每个VBUS引脚（A4, A9, B4, B9）都应放置一个10nF，额定电压至少25V的电容到地，并且必须尽可能靠近引脚放置。

注意：这里说的“每个VBUS引脚”是指连接器上的四个物理引脚，但在PCB布线时，这四个引脚在板内通常是直接连在一起的同一网络。即便如此，仍然建议在每个引脚对应的焊盘附近都放置一个电容，而不是共用一个电容。这样做可以最大限度地减少不同引脚到电容的寄生电感差异，提供最均衡的保护。

3.1.1 电容参数深析

容值10nF：这个值是针对USB 3.1/DisplayPort高速信号完整性考量的结果。它足够小，不会明显增加VBUS的负载电容（符合PD规范对VBUS总电容的限制），同时又足够提供对高频噪声（MHz-GHz范围）的低阻抗通路。
电压额定值25V以上：为什么是25V？因为PD3.0规范中最高电压档是21V（实际常用20V），考虑到降额设计（通常要求工作电压不超过额定电压的80%），以及一定的裕量，25V是起步要求。我强烈建议使用35V或50V耐压的电容，成本增加微乎其微，但可靠性大幅提升。手册中的示例图（图9-2）使用的就是35V电容。
电容类型：必须使用高频特性好的多层陶瓷电容（MLCC）。避免使用铝电解或钽电容，它们的等效串联电感（ESL）太大，响应速度慢。

3.1.2 布局的黄金法则“尽可能靠近”是这里的核心。电容的接地端到连接器GND引脚的回流路径必须极短、极宽。理想情况是使用一个独立的、坚实的GND铜箔，直接连接电容地引脚和连接器外壳地（Shield）。绝对要避免使用一根细长的走线连接地，那会引入电感，使电容在高频下失效。

实操心得：在PCB布局时，我会先把这四个电容和连接器当作一个整体模块来摆放。优先保证电容的GND焊盘与连接器的金属外壳或最近的GND过孔有直接、宽阔的铜皮连接，然后再去调整VBUS的走线。

3.1.3 降额因素（Derating）的致命影响这是陶瓷电容一个容易被忽视但至关重要的特性。MLCC的标称容值是在0偏压（0V直流电压）下测得的。当你给它施加一个直流电压（比如20V）时，其介质材料的极化会减弱，导致有效容值急剧下降。对于常用的X7R、X5R材质，在额定直流电压下��有效容值可能下降50%甚至更多。

设计计算：如果你需要10nF的有效容值工作在20V下，那么你选择的电容标称容值可能需要20nF甚至更大。具体降额曲线需要查阅电容厂商的数据手册。一个保守的做法是，直接选择电压额定值高一个等级的电容（例如用50V替代25V），其电压降额效应会小很多。这也是为什么在高压应用中，常看到使用远高于工作电压的MLCC。

3.2 RC缓冲电路：从根源上消除振荡

如果说电容是“被动吸收”，那么RC缓冲电路就是“主动阻尼”。手册图9-3展示了一个精妙的设计：一个4.7μF电容串联一个3.48Ω电阻，再并联一个1μF电容，整体连接在VBUS和GND之间。

3.2.1 工作原理：改变系统阻尼热插拔产生的振荡，本质是一个由电缆电感（L）、对端电容（C）和线路电阻（R）构成的RLC二阶电路的欠阻尼响应。RC缓冲电路的作用，是通过引入合适的电阻和电容，增加系统的总阻尼，使其变为临界阻尼或过阻尼。这样一来，VBUS电压在热插拔后就会平滑地上升到稳定值，而不会产生任何过冲和振铃。

生活类比：就像给一个摇摆的门安装了一个空气阻尼器（气压杆），门在关闭时不会“砰”地撞上，而是缓慢、平稳地闭合。RC电路就是VBUS线上的“电气阻尼器”。

3.2.2 参数选择背后的逻辑

4.7μF + 3.48Ω：这个组合是经过计算和仿真，针对最长4米（USB Type-C规范允许的最大长度）电缆优化后的结果。电阻值提供了最佳阻尼，电容值在满足阻尼要求的同时，兼顾了PD规范对VBUS总电容的限制（最大10μF）。
并联的1μF电容：这是一个保障性设计。USB Type-C规范要求VBUS上必须至少有1μF的电容。当串联的4.7μF电容因为某种原因（如前面提到的直流偏压降额）有效值不足时，这个并联的1μF电容可以确保系统始终满足最低电容要求，避免合规性问题。
设计要点：这个RC网络应放置在板级VBUS入口处，即经过连接器电容之后，但在任何其他保护器件（如TVS）和负载之前。电阻应选择功率稍大的类型（如0805封装），以应对瞬态电流。

4. 第二与第三道防线：TVS与肖特基二极管协同防护

当电压尖峰或反向电流来势汹汹，超过了第一道防线的处理能力时，就需要半导体器件上场进行硬钳位和定向导通了。

4.1 肖特基二极管：反向电流的“安全阀”

手册中强调，在VBUS上放置肖特基二极管，主要应对两种场景：高电流拔插和VBUS对GND硬短路。

4.1.1 应对高电流拔插当设备以高电流运行时拔掉电缆，电缆电感（L）会试图维持电流（I），产生一个反电动势V = -L * di/dt。这个负电压会使VBUS电位低于系统地（GND）。如果没有肖特基二极管，这个负压会迫使系统中所有连接到VBUS的芯片（如PD控制器、电源路径开关）的内部体二极管正向导通。这些体二极管通常不是为处理大电流而设计的，很容易过热损坏。

肖特基二极管的作用：选择一个正向压降（Vf）比芯片体二极管更低的肖特基二极管（例如Vf=0.3V，而体二极管可能为0.7V），并联在VBUS和GND之间（阴极接VBUS，阳极接GND）。当VBUS电压低于GND超过其Vf时，肖特基二极管会先于所有体二极管导通，为反向电流提供一个低阻抗的泄放通路，从而保护了芯片。手册中的图9-4和图9-5波形对比非常直观：没有肖特基二极管时，VBUS会振荡到-2V以下；有了之后，仅被钳位在-0.75V（肖特基二极管的Vf）。

4.1.2 布局关键手册指出，如果TPS65987DDJ是唯一直接连接VBUS的器件，应将肖特基二极管尽可能靠近其VBUS引脚放置。这确保了在发生事件时，保护路径的阻抗最低，响应最快。

4.2 TVS二极管：瞬态过压的“钳位器”

TVS二极管是专门为抑制瞬态电压而生的。其响应速度极快（可达皮秒级），当两端电压超过其击穿电压（Vbr）时，它会瞬间雪崩击穿，呈现低阻抗，将电压钳位在一个相对安全的水平（Vc，钳位电压）。

4.2.1 选型核心参数

反向关断电压（Vrwm）：TVS二极管的最大连续工作电压。必须高于系统可能出现的最高正常工作电压。对于20V PD系统，选择Vrwm ≥ 24V的型号是安全的。
击穿电压（Vbr）：TVS开始导通的电压。通常比Vrwm高10%-20%。
钳位电压（Vc）：这是最重要的参数！它是指在给定峰值脉冲电流（Ipp）下，TVS两端的最大电压。你必须确保Vc低于你所保护的最敏感器件的最大绝对额定电压（如TPS65987DDJ的VBUS引脚绝对最大额定值）。对于43V的瞬态尖峰，需要选择Vc足够低的TVS。
峰值脉冲功率（Ppp）：TVS能承受的最大瞬态能量，Ppp = Vc * Ipp。需要根据你系统可能遭遇的浪涌等级（如IEC 61000-4-5）来计算所需能量。对于Type-C端口，通常需要至少400W甚至600W的TVS。
结电容：如果VBUS线路上有高速信号（虽然不常见），需要选择低结电容的TVS以避免信号完整性劣化。

4.2.2 TVS的“伪肖特基”功能一个有趣的特性是，双向TVS二极管在负向瞬态时也会导通。因此，一个双向TVS在一定程度上也能起到类似肖特基二极管的作用，防止VBUS过度负向偏置。但在应对持续的反向电流（如拔插）时，其性能可能不如专门的肖特基二极管，因为它的热容量可能不足以耗散较长时间的能量。

4.3 方案对比与选型建议

保护器件	主要应对威胁	优点	缺点	选型/布局要点
RC缓冲电路	热插拔振荡	成本低，体积小，从根源抑制振荡，无钳位损耗	对极高幅值瞬变抑制有限，占用一定电容预算	针对电缆长度优化R/C值；确保满足VBUS总电容限制。
肖特基二极管	反向电流、VBUS负压	响应快，正向压降低，专门处理反向电流	对正向过压无保护，有轻微正向漏电流	选择低Vf（如0.3V）、电流能力足够的型号；紧靠被保护IC的VBUS引脚。
TVS二极管	正向过压瞬变、浪涌	响应极快，钳位能力强，能吸收高能量	成本相对较高，有漏电流，钳位电压需仔细选择	Vc必须低于被保护器件耐压；Ppp需满足浪涌等级；尽量靠近干扰入口。

实际设计中的组合拳：在一个高可靠性设计中，我通常会同时使用这三种方案。布局顺序是：Type-C连接器 →VBUS引脚电容→RC缓冲网络→TVS二极管→肖特基二极管→PD控制器（TPS65987DDJ）及其他负载。这样的布局确保了威胁由外至内、层层过滤。

5. 以TPS65987DDJ为核心的笔记本PD充电系统设计实战

理解了保护电路的基础，我们将其放入一个完整的应用场景中。手册9.2.2节详细介绍了基于TPS65987DDJ的笔记本PD充电设计，这是一个非常典型且广泛应用的方案。

5.1 系统架构与功率路径管理

TPS65987DDJ之所以强大，在于它集成了两条独立的高压功率路径（PPHV1和PPHV2）和一个VCONN电源路径（PP_CABLE）。

PPHV2（源路径）：当笔记本作为电源（��如给手机充电）时，从系统5V取电，通过此路径向VBUS输出最高5V/1.5A或3A（取决于设计）的电源。
PPHV1（吸路径）：当笔记本作为负载（被充电）时，外部适配器的电压（5V-20V）通过此路径输入，为系统电池充电。它支持高达5A的电流。
PP_CABLE：为Type-C线缆中的E-mark芯片提供VCONN电源（5V/500mA）。
集成反向电流保护：这是关键特性。它允许设计者将PPHV1连接到另一个电源（如传统的桶形充电口或专用扩展坞电源），而不用担心电流反向流入PD端口，实现了充电接口的灵活冗余。

系统框图解读：在图9-6中，嵌入式控制器（EC）通过I2C与TPS65987DDJ通信，实现高级策略管理，例如根据电池电量切换源/吸角色、控制交替模式（如DisplayPort）、支持UCSI（USB Type-C Connector System Software Interface）等。高速数据（USB3.1/DisplayPort）则通过一个独立的复用器（如TUSB1046）切换到Type-C接口。

5.2 电源设计参数（PDO）配置详解

PD通信的核心是交换电源数据对象（PDO）。手册中的表格9-3和9-4定义了笔记本作为源和吸设备时应宣告的能力。

5.2.1 源能力（Source PDO）配置对于支持USB和DisplayPort数据的笔记本，通常只需提供5V电压。因为Type-C扩展坞（视频/数据）的功耗一般不超过900mA，提供1.5A（7.5W）已绰绰有余。这既满足了规范，又简化了内部电源设计（无需从电池升压输出高压）。

配置示例：Fixed PDO: 5V, 1.5A

5.2.2 吸能力（Sink PDO）配置这是笔记本充电的核心。为了兼容市面上绝大多数PD充电器，笔记本应支持PD规范中“源电源规则”所定义的所有标准电压档。

典型配置：
- PDO1: Fixed, 5V, 3A (15W)
- PDO2: Fixed, 9V, 3A (27W)
- PDO3: Fixed, 15V, 3A (45W)
- PDO4: Fixed, 20V, 3A (60W) 或 5A (100W)
设计考量：电流值（3A或5A）取决于笔记本的充电电路（充电芯片BQ系列）和散热设计。宣告5A能力意味着必须使用支持5A的E-marked线缆。TPS65987DDJ的PPHV1路径支持最大5A，但实际设计需保证PCB走线、过孔和连接器都能承受5A电流。

5.3 数据通路与复用器控制

对于支持USB3和DisplayPort的笔记本，高速信号需要通过一个复用器（如TUSB1046）在USB和DP信号之间切换。TPS65987DDJ可以通过I2C或GPIO控制这个复用器。

GPIO控制模式：如图表9-6所示，TPS65987DDJ可以配置GPIO事件来输出控制信号。
- Port 0 Cable Orientation Event-> 控制FLIP引脚，切换正反插。
- Port 0 USB3 Event-> 控制CTL0引脚，选择USB通道。
- Port 0 DP Mode Selection Event-> 控制CTL1引脚，选择DP通道。
I2C控制模式：提供更灵活的动态配置，例如设置复用器内部的均衡器参数，以优化不同电缆长度下的信号质量。
保护芯片TPD6S300：它专门用于保护CC、SBU引脚免受VBUS短路影响，并为USB2.0数据线提供ESD保护，是Type-C端口不可或缺的搭档。

6. 支持Thunderbolt的笔记本设计进阶

Thunderbolt系统更为复杂，它需要同时支持USB、DisplayPort和Thunderbolt（PCIe）数据。TPS65987DDJ在此架构中扮演着连接管理和电源协商的核心角色。

6.1 与Thunderbolt控制器的协同

如图9-7所示，TPS65987DDJ通过I2C与Thunderbolt控制器连接。当Type-C端口有连接事件时，TPS65987DDJ会中断通知Thunderbolt控制器，后者再通过I2C读取端口状态，并配置自身输出相应的数据协议。

6.1.1 关键的复位（RESETN）时序设计这是Thunderbolt设计中的一个关键陷阱。TPS65987DDJ和Thunderbolt控制器常共享同一颗SPI Flash来存储配置和固件。上电顺序必须是：

TPS65987DDJ先读取Flash中的配置并完成初始化。
然后，TPS65987DDJ才释放Thunderbolt控制器的复位信号，让其启动并读取自己的固件。手册图9-8的电路至关重要：TPS65987DDJ的GPIO_0输出复位信号（RESETN），但这个信号必须与Thunderbolt控制器的3.3V电源（VCC3P3_SX）进行“与”逻辑（通常用一个三极管或逻辑门实现）。这是为了防止在“死电池”情况下：当系统仅有外部电源而电池完全没电时，3.3V电源可能尚未稳定，如果此时RESETN过早释放，可能导致Thunderbolt控制器锁死在一个未知状态。电路保证了RESETN只有在3.3V电源有效后至少100µs才会被释放。

6.2 SBU信号复用与电源设计

Thunderbolt的Sideband信号（如AUX_P/N用于DP，LSTX/RX用于Thunderbolt）需要通过SBU引脚传输。因此需要一个额外的复用器（如TS3DS10224）来切换SBU1/2上的信号。

控制逻辑：如表9-11和9-12所示，TPS65987DDJ的GPIO事件控制复用器的通道选择（SAO, SBO）和使能（ENA, ENB），将正确的信号对（如AUX_P/N或LSTX/RX）路由到SBU引脚。
电源能力提升：Thunderbolt规范要求设备必须能提供15W（5V/3A）的电源输出。因此，其源能力PDO需配置为5V/3A，吸能力配置与普通PD笔记本相同。

7. 扩展坞设计：总线供电与自供电的灵活切换

扩展坞（Dock）是另一个经典应用。一个高级的扩展坞需要能在两种模式下工作：总线供电（从连接的笔记本取电）和自供电（使用外部电源适配器）。TPS65987DDJ的双功率路径使其能优雅地实现这一点。

7.1 系统架构与供电策略

如图9-9所示，其核心思想是利用PPHV1和PPHV2的独立性和反向阻断特性。

总线供电模式：外部笔记本通过Type-C连接器供电，VBUS电压（5V）通过PPHV1路径为扩展坞内部的降压电路（如TPS54334产生3.3V，TPS62097A产生1.2V）供电。此时PPHV2路径关闭。
自供电模式：外部电源适配器接入扩展坞的专用电源口。此时，PPHV1路径关闭（防止电流倒灌回Type-C口），外部电源通过内部电路产生系统所需的3.3V、5V等电压，并且可以通过PPHV2路径向连接的设备（如手机）提供最高20V/3A（60W）的充电能力。
快速角色交换（Fast Role Swap）支持：这种架构也便于支持PD3.0的FRS功能。当扩展坞从自供电切换到总线供电时，电源路径的切换可以非常迅速。

7.2 电源与数据配置

源能力（自供电时）：为了能给大多数笔记本充电，建议支持完整的60W PD规则：5V/3A, 9V/3A, 15V/3A, 20V/3A。
吸能力（总线供电时）：考虑到大多数笔记本Type-C口能提供5V/1.5A，因此吸能力通常只需配置5V/1.5A。
数据角色：扩展坞作为数据设备（UFP），通常宣告支持USB3.1 Gen2和DisplayPort（DP1.4）输入。

8. 电源与布局：决定稳定性的最后细节

保护电路和系统架构设计得再好，如果电源和PCB布局不到位，一切仍是空中楼阁。手册第10、11章提供了关键指南。

8.1 电源引脚电容设计精要

表10-1是设计的金科玉律，必须严格遵守。这里强调几个易错点：

VIN_3V3和LDO_3V3电容：典型值10µF，必须使用低ESR的陶瓷电容，并紧贴芯片引脚放置。它们为芯片内部模拟和数字电路提供稳定的“水库”，瞬间电流需求能得到满足。
LDO_1V8电容：这是芯片内核电源，对噪声极其敏感。必须使用高质量的X7R或X5R陶瓷电容，典型值4.7µF，布局优先级最高。
VBUS和PP_HV电容：这些是功率路径上的大电容。注意区分源和吸模式下的不同要求。
- CPP_HV_SRC（作为5V源）：典型值4.7µF。主要用于提供低阻抗输出，保证电压稳定性。
- CPP_HV_SNK（作为20V吸）：典型值47µF，最大120µF。这个电容至关重要，它是在适配器电压切换（例如从5V跳变到20V）期间，维持系统不掉电的“能量缓冲池”。容量不足会导致系统在电压切换时复位。
PP_CABLE电容：为VCONN供电，典型值4.7µF。如果PP_CABLE在内部与PP_HV（5V源）短路共享，则可以与CPP_HV_SRC共用电容。

8.2 PCB布局实战指南与避坑清单

布局是电力电子设计的灵魂。对于TPS65987DDJ这样集成高压大电流路径的芯片，布局不当直接导致发热、噪声、甚至失效。

8.2.1 元件放置策略

顶层与底层：为了最小化面积，常将TPS65987DDJ放在顶层，将其大部分去耦电容和电阻放在底层正对芯片的位置。
CC引脚电容：这是最高优先级的布局规则！CC1和CC2引脚上的220pF电容（用于滤波和ESD保护）必须放在顶层，并尽可能靠近芯片引脚。绝对禁止在芯片引脚和该电容之间打孔换层！过孔引入的寄生电感会严重影响CC引脚的通信质量和耐压能力。过孔可以放在电容的另一端。
VBUS/PP_HV电容：这些大电容应靠近芯片的相应引脚。其接地端应通过多个过孔连接到完整的地平面。

8.2.2 功率路径布线

VBUS, PPHV1, PPHV2, PP_CABLE：这些是承载安培级电流的路径。必须使用足够宽的铜皮。
- 计算示例：对于5A电流，假设使用1盎司（35µm）铜厚，温升控制在10°C以内，根据IPC标准或在线计算器，走线宽度至少需要120mil（约3mm）。如果使用内层走线（铜厚可能只有0.5盎司），则需要更宽，可能超过200mil。
- 过孔：当电流需要从顶层流到底层时，必须使用多个过孔并联。手册图11-7建议最小过孔尺寸为8mil孔径/16mil焊盘。对于5A电流，建议使用至少4个这样的过孔。可以在芯片引脚处的电源铜皮上直接放置一排过孔阵列。
热焊盘与散热：TPS65987DDJ底部的两个Drain焊盘（引脚57，58）是内部高压FET的漏极，也是主要热源。必须严格按照手册要求设计：
1. 在顶层和底层，为每个Drain焊盘设计独立的、面积尽可能大的铜皮（“热焊盘”）。
2. 在每个热焊盘上打至少6个（示例中用了8个）导热过孔，将这些过孔用铜填充（这是关键！）。环氧树脂填充的过孔导热性能差很多。
3. 这些底层铜皮可以延伸出“散热鳍片”以增加散热面积，但主要的热效益集中在芯片周围3mm范围内。

8.2.3 信号线布线

CC/PP_CABLE走线：需要支持VCONN供电，建议最小8mil线宽。
GPIO/I2C/SPI走线：4mil线宽即可。对于高速I2C（如400kHz或1MHz），建议走线短而直，并做好阻抗控制（通常无需端接）。
高速差分对（如果直接由芯片引出）：USB2.0 (D+/D-) 和可能的AUX_P/N需要按差分线规则布线（等长、等距、参考地平面）。

8.2.4 接地与屏蔽

确保一个完整、连续的地平面作为所有信号的参考和噪声回流路径。
Type-C连接器的金属外壳必须通过低阻抗路径（多个过孔）连接到系统地，这是ESD和噪声泄放的关键。
模拟地（如有）和数字地应在芯片下方单点连接。

设计USB Type-C PD系统的保护电路，是一个在规范、成本、性能和可靠性之间寻求平衡的过程。TPS65987DDJ这样的高度集成控制器为我们提供了强大的基础，但外围的保护与电源设计才是决定系统长期稳定性的关键。从最前端的VBUS电容、TVS/肖特基二极管，到精细的PCB布局，每一个环节都容不得马虎。记住，保护电路设计的核心思想是“御敌于国门之外”，将不可预知的电气应力在到达核心芯片之前就化解掉。希望这篇结合了手册理论与实战经验的长文，能为你下一次的Type-C PD设计提供一个坚实可靠的蓝图。在实际调试中，最有力的工具依然是一台好的示波器，去亲自捕捉热插拔和短路瞬间的VBUS波形，那将是检验你保护电路设计是否到位的终极标准。