【SI_高速串行信号 01】深入理解高速数字接口信号传输-平芜编程栈

1. 高速信号概述

1.1. 核心演进：从并行到串行的技术革命

1.2. 主流高速串行总线技

2. 高速串行信号数字传输

3. 高速信号传输常用术语

1. 高速信号概述

高速信号总线是电子系统中实现芯片间、设备间高速、可靠数据传输的标准化物理通道与协议体系，是现代计算机、消费电子、工业设备性能提升的核心基础设施。随着数据吞吐量需求指数级增长，传统并行总线逐渐被高速串行总线取代，后者已成为主流技术路线。

1.1. 核心演进：从并行到串行的技术革命

1. 传统并行总线的瓶颈

早期的 PCI、IDE 等并行总线，受限于物理特性，速率提升陷入停滞：

时序偏移（Skew）：多根数据线长度、阻抗差异导致信号到达时间不一致，高速下误码率急剧上升
串扰干扰：相邻并行线路间的电磁干扰，限制了时钟频率和布线密度
共享带宽：多设备共享总线，易出现资源争用，延迟和扩展性差

2. 高速串行总线的突破

现代高速总线普遍采用串行差分传输架构，通过以下核心技术解决并行瓶颈：

差分信号传输：使用一对互补信号（Tx+/Tx-）传输数据，通过差值抵消共模噪声，抗干扰能力大幅提升
嵌入式时钟与 CDR：数据流中编码时钟信息，接收端通过时钟数据恢复电路（CDR）重建时钟，无需独立时钟线，消除时序偏移问题
信道均衡技术：预加重 / 去加重、CTLE/DFE 等技术补偿传输损耗，支持更高传输速率和更长链路距离
从早期 8b/10b 编码（效率 80%），演进到 128b/130b/128b/132b 高效编码（效率≈98%），再到 PAM4 多电平调制，大幅提升传输效率

1.2. 主流高速串行总线技

当前应用最广泛的五大高速总线标准，覆盖计算、存储、外设、显示等核心场景：

总线类型	核心定位	关键技术特点	典型应用场景	速率演进（单通道 / 总带宽）
PCI Express (PCIe)	计算 / 外设互联总线	点对点架构、可扩展通道数（x1/x4/x8/x16）、低延迟	显卡、NVMe SSD、网卡、AI 加速卡	1.0 (2.5GT/s) → 6.0 (64GT/s, PAM4 调制)
USB (通用串行总线)	通用外设总线	协议融合（PCIe/DP）、Type-C 物理接口、热插拔	移动存储、外设、视频传输、充电	2.0 (480Mbps) → USB4 Gen4x2 (80Gbps)
SATA/SAS	传统存储总线	点对点串行传输、NCQ 队列优化	机械硬盘、SATA SSD、服务器存储	SATA3.0 (6Gbps) 为最终速率
HDMI	消费级视频总线	音视频同步传输、HDCP 版权保护、消费电子生态	电视、游戏主机、投影仪、消费级显示器	1.0 (4.95Gbps) → 2.2 (96Gbps)
DisplayPort (DP)	专业级视频总线	高带宽、多流传输（MST）、DSC 压缩、DP Alt Mode	电竞显示器、专业工作站、多屏拼接	1.0 (10.8Gbps) → 2.1 (80Gbps)

2. 高速串行信号数字传输

对于数据速率越来越高的高速串行数字信号来说，信号的传输通道带宽限制，对信号的影响越来越大，测量中也需要考虑到传输通道对信号的影响并进行补偿。

另外很多高速总线会在发送端采用预加重技术、在接收端采用均衡技术，相应地，测量软件也要能模拟出这些电路对信号的影响。

模块 / 环节	所在位置	核心功能	关键技术 / 特性	对应测试点	信号状态说明
Tx 发送器	发送端前端	将并行数据转换为符合总线规范的高速串行差分信号，完成数据编码与并串转换	8b/10b/128b130b 编码、NRZ/PAM4 调制、差分信号输出	TP0	信号原始状态，眼图完全张开、边缘清晰、无明显失真，是链路中信号质量最优的节点
Pre-Emphasis 预加重电路	发送端后端	对信号高频跳变沿进行提前放大，主动补偿传输通道的高频损耗，抵消后续码间干扰（ISI）	预加重 / 去加重技术、可编程增益调整	TP1	信号经过预加重补偿，高频分量被强化，为通道传输做 “预失真” 处理，眼图仍保持良好张开度
连接器（发送端侧）	发送端与传输通道之间	实现发送端与传输线缆 / PCB 走线的物理连接，保证差分信号的可靠接入	高速连接器阻抗匹配、差分对屏蔽设计	TP1	理想状态下无明显信号劣化；若阻抗不匹配，会引入信号反射，导致眼图边缘出现抖动
传输信道（Channel）	链路中间核心段	承载高速差分信号传输，是信号劣化的核心环节，会引入损耗、串扰、反射、码间干扰等	PCB 走线 / 高速线缆、介质损耗、趋肤效应、差分阻抗控制	TP2	信号经过长距离传输后严重劣化，高频分量大幅衰减，眼图明显闭合、边缘模糊、噪声与抖动显著增加
连接器（接收端侧）	传输通道与接收端之间	实现传输通道与接收端的物理连接，完成信号的可靠接入	高速连接器阻抗匹配、差分对屏蔽设计	TP3	若连接器性能不佳，会进一步加剧信号损耗与反射，导致接收端输入信号质量进一步下降
EQ 均衡器	接收端前端	对通道引入的信号失真进行补偿，恢复信号完整性，抑制码间干扰与噪声	CTLE 连续时间线性均衡、DFE 判决反馈均衡、FFE 前馈均衡	TP3	针对通道损耗做反向补偿，对高频分量进行恢复，让闭合的眼图重新逐步张开，是链路补偿的核心环节
Rx 接收器	接收端后端	完成时钟数据恢复（CDR）、信号采样、串并转换与数据解码，还原原始并行数据	CDR 时钟数据恢复、信号采样判决、数据解码	TP4	经过均衡补偿后，信号眼图重新张开，恢复到可正确采样的状态，最终实现无误码的数据接收

3. 高速信号传输常用术语

嵌入 / 去嵌入：属于测量与仿真层的信号处理技术，核心是 “还原真实信号” 或 “模拟真实链路”，服务于高速链路的设计、测试与验证环节。

预加重 / 均衡：属于硬件链路层的补偿技术，核心是 “主动抵消通道损耗”，分别部署在发送端和接收端，是高速串行总线实现超高速传输的底层硬件支撑。

术语名称（中英文）	核心定义	技术原理	典型应用场景	关键特性与关联关系
去嵌入（De-Embedding）	一种高速信号测量与仿真技术，核心作用是消除传输通道 / 测量通道对信号的劣化影响，还原信号在理想状态下的原始形态。	通过提前测量通道的 S 参数（散射参数），建立通道的损耗、时延、反射等特性模型，再通过算法从接收端的实测信号中，反向剥离通道带来的失真，还原出发送端的原始信号。	1. 示波器高速信号测试：消除测试夹具、线缆、PCB 走线的损耗，精准测量芯片引脚处的真实信号质量；2. 芯片性能验证：在接收端测试时，反向还原发送端的预加重输出特性。	与「嵌入」为完全相反的技术，是高速信号一致性测试的核心手段，直接决定测量结果的准确性。
嵌入（Embedding）	与去嵌入原理相反的测量 / 仿真技术，核心作用是给理想信号叠加传输通道 / 测量通道的劣化影响，模拟信号在真实链路中的传输状态。	基于通道的 S 参数模型，将通道的损耗、串扰、码间干扰等特性，叠加到理想的原始信号上，计算出信号经过通道后的劣化形态。	1. 链路仿真验证：在设计阶段模拟信号经过 PCB、连接器、线缆后的质量变化，提前发现信号完整性问题；2. 发送端性能测试：验证发送端输出的信号，经过真实通道后是否仍能满足接收端的采样要求。	是高速链路设计与仿真的基础技术，可在设计早期预判链路风险，降低硬件迭代成本。
预加重（Pre-Emphasis，也叫去加重 De-Emphasis）	高速总线发送端的核心补偿技术，通过提前提升信号的高频分量，抵消传输通道对高频信号的衰减，改善信号传输质量。	高速传输通道普遍存在 “高频损耗大、低频损耗小” 的特性，会导致信号跳变沿（高频分量）严重衰减；预加重电路会主动放大信号的跳变沿，让信号经过通道后，高频与低频分量的幅度趋于均衡。	1. PCIe、USB、HDMI、SATA 等所有主流高速串行总线的发送端标配；2. 长距离高速传输场景（如高速线缆、背板走线），通常会配合接收端均衡技术使用。	1. 分为 1 阶、2 阶、3 阶等不同档位，可通过固件编程调整补偿强度；2. 与接收端的「均衡」技术形成收发联合补偿，是实现超高速传输的核心手段。
均衡（Equalization）	与预加重对应的接收端补偿技术，通过补偿通道对信号的失真影响，恢复接收信号的完整性，是高速总线接收端的核心技术。	针对通道带来的高频衰减、码间干扰（ISI）、噪声等问题，通过不同的均衡电路实现补偿：- CTLE（连续时间线性均衡）：补偿通道的频率响应失真；- DFE（判决反馈均衡）：抑制码间干扰，消除前一个码元对后一个码元的影响。	1. 所有主流高速串行总线的接收端标配，与发送端预加重配合工作；2. 高速信号采样前的必备环节，只有经过均衡补偿的信号，才能被时钟数据恢复（CDR）电路正确采样。	1. 补偿效果与通道损耗强相关，通道损耗越大，对均衡能力的要求越高；2. 与预加重形成 “发送端预补偿 + 接收端后补偿” 的完整链路补偿体系，是高速串行总线实现可靠传输的核心保障。