嵌入式系统PBIST技术：从原理到实践，保障存储器可靠性的自检方案

1. PBIST：嵌入式系统可靠性的“自检医生”

在嵌入式系统，尤其是汽车电子、工业控制这些对可靠性要求近乎苛刻的领域，芯片内部的存储器（SRAM、ROM等）就像系统的大脑记忆区。一旦这片区域出现哪怕一个比特的错误，都可能导致控制逻辑混乱、数据丢失，甚至引发灾难性后果。传统的测试方法依赖于外部昂贵的自动化测试设备（ATE），不仅成本高，而且无法在芯片部署到现场后持续进行健康检查。这时，内建自测试（BIST）技术就成为了确保芯片“终身健康”的关键。

BIST的核心思想，是在芯片设计阶段就将一个小型的“测试电路”集成进去。这个电路就像一位内置的“医生”，能够在系统上电、空闲或定期自检时，自动对存储器或逻辑电路执行一套全面的“体检”。可编程内建自测试（PBIST）则是这位医生的“高级形态”。它不再局限于一套固定的“体检项目”，而是将多种“体检方案”（测试算法）存储在芯片内部的ROM中。系统的主处理器（比如Cortex-R4F）可以根据当前的应用场景、安全等级要求，像点菜一样，灵活选择需要运行的测试算法和针对的存储器区域。这种灵活性使得PBIST既能满足生产测试的高覆盖率要求，也能适应运行时的周期性健康监测，实现了测试效率与资源占用的最佳平衡。

本文将以德州仪器（TI）某些系列微控制器中的PBIST模块为具体实例，深入解析其工作原理。我们将不仅了解March13N、Triple Read XOR Read这些经典测试算法是如何揪出存储器中各种“病症”的，更要掌握如何通过配置一系列内存映射寄存器，来指挥这位“自检医生”工作，并准确解读其“诊断报告”。无论你是正在设计高可靠性嵌入式系统的工程师，还是希望深入理解芯片内部测试机制的技术爱好者，这篇内容都将为你提供从原理到实操的完整路径。

2. PBIST架构与核心工作机制解析

要熟练运用PBIST，首先得理解它的“身体结构”和“工作流程”。TI的PBIST控制器是一个相对独立的硬件模块，它与系统总线、片上存储器和ROM紧密耦合，共同构成了一套完整的自测试体系。

2.1 系统组成与数据通路

一个典型的PBIST子系统主要由三大部分构成，它们协同工作，完成了从指令下发到测试执行的全过程。

2.1.1 片上ROM：测试算法的“方案库”

这是PBIST“可编程”特性的基石。片上ROM并非用户程序存储区，而是一块专用于存储PBIST测试算法和存储器分组信息的只读存储器。你可以把它想象成一个“体检方案库”。这个库里预存了多种针对不同存储器类型（如单端口SRAM、双端口SRAM、ROM）和不同故障模型优化的测试算法。例如，针对SRAM的March13N算法和针对ROM的Triple Read XOR Read算法就存储于此。ROM中还定义了“存储器组”信息，即将芯片上物理分散的多个存储器实例，按照测试特性（如端口数、时序）归类到不同的逻辑组中。主机处理器通过配置寄存器，实际上是从这个“方案库”中选择特定的“体检套餐”（算法）和“体检对象”（存储器组）。

2.1.2 主机处理器接口：测试的“指挥中心”

通常由像Cortex-R4F这样的CPU核心担任“指挥中心”的角色。CPU通过读写一组内存映射的PBIST控制器寄存器，来完成所有控制操作。这个过程大致分为三步：

1. 配置阶段：CPU根据应用需求（例如，是上电全面检测还是运行时局部抽查），通过配置PBIST_ROM、PBIST_ALGO、PBIST_RINFOL/U等寄存器，从ROM中选择要运行的算法和要测试的存储器组。
2. 启动阶段：CPU通过设置PBIST_PACT寄存器来启动PBIST控制器，后者开始从ROM读取算法指令和数据，并通过内存数据通路对选定的存储器执行测试。
3. 查询阶段：测试完成后，CPU读取PBIST_FSFR0/1（失败状态寄存器）和PBIST_FSRCR0/1（失败计数寄存器）来获取测试结果，判断是否有存储器故障，并决定后续操作（如记录错误、切换备份内存、进入安全状态）。

2.1.3 存储器数据通路：测试的“执行手臂”

这是PBIST控制器与待测存储器之间的专用读写通道。它确保了测试操作能够直接、高效地访问存储器，而无需经过系统总线，从而避免干扰系统其他部分的正常运行，也保证了测试时序的精确性。PBIST控制器会按照所选算法的步骤，通过这条通路向存储器写入特定的测试图案（Pattern），再读回数据进行比较。一个关键的工作机制是顺序执行：PBIST控制器会为每一个被选中的算法，在所有被选中的有效存储器组上依次执行，直到所有算法都跑完。这里就引出了一个重要的兼容性问题：并非所有算法都适用于所有存储器组。如果错误地配置了一个算法去测试不兼容的存储器类型（例如，用一个针对双端口RAM的算法去测试单端口RAM），测试将会直接失败。因此，仔细查阅芯片数据手册中的“RAM分组与算法兼容性表”是正确配置的前提。

2.2 关键寄存器概览与功能映射

PBIST的“控制面板”就是一系列寄存器。理解每个寄存器的功能是进行编程配置的关键。下表汇总了TI PBIST模块的核心寄存器：

偏移地址	寄存器缩写	全称	核心功能简述
164h	PBIST_DLR	Datalogger 0	配置数据记录模式和测试模式（如ROM测试模式、配置访问模式）。
180h	PBIST_PACT	Pbist Active	核心使能寄存器。必须将其bit 0置1，才能开启PBIST内部时钟，使其脱离低功耗模式，接受访问并执行测试。
184h	PBIST_ID	PBIST ID	PBIST控制器标识符。在多PBIST控制器的芯片中，用于区分不同实例。
188h	PBIST_OVR	PBIST Overrides	覆盖控制寄存器。最重要的bit 0 (RINFO Override Bit)，决定是使用ROM中的存储器组掩码，还是使用用户通过RINFOL/U寄存器自定义的掩码。
190h / 194h	PBIST_FSFR0/1	Fail Status Fail - Port 0/1	结果查询寄存器（只读）。指示对应端口在自测试中是否发生故障（0=通过，1=失败）。
198h / 19Ch	PBIST_FSRCR0/1	Fail Status Count - Port 0/1	失败计数寄存器（只读）。记录对应端口在测试中观察到的失败次数。一旦发生失败，PBIST会停止当前测试。
1C0h	PBIST_ROM	Rom Mask	ROM掩码寄存器。决定PBIST从ROM中获取哪些信息（算法、存储器组信息，或两者）。
1C4h	PBIST_ALGO	ROM Algorithm Mask 0	算法选择寄存器。32位寄存器，每一位对应ROM中的一个特定测试算法。写1启用，写0禁用。
1C8h / 1CCh	PBIST_RINFOL/U	RAM Info Mask Lower/Upper 0	存储器组选择寄存器。这两个64位寄存器（各用32位）的每一位对应一个存储器组。写1选择该组进行测试，写0排除。

注意：上表列出的偏移地址是相对于PBIST控制器模块基地址的。在实际编程中，你需要先找到PBIST模块在芯片内存映射中的绝对基地址，然后加上偏移地址来访问具体寄存器。绝对基地址通常在芯片的数据手册或技术参考手册的“内存映射”章节中定义。

3. 核心测试算法深度剖析：March13N与Triple Read XOR Read

PBIST的威力来自于其丰富的测试算法。这些算法本质上是精心设计的一系列对存储器的读写操作序列，目的是激发并检测潜在的硬件缺陷。TI的PBIST ROM中预存了多种算法，其中最常用和推荐的两个是March13N（用于SRAM）和Triple Read XOR Read（用于ROM）。

3.1 March13N：SRAM测试的“黄金标准”

March13N被TI文档明确标注为“最推荐的存储器自测试算法”，它是March算法家族的一员，专为检测SRAM中的各类故障而设计。March算法的基本思想可以比喻为“地毯式扫描”和“压力测试”的结合。

3.1.1 March算法的核心思想

想象一下，你要检查一个大型仓库（存储器阵列）里每个货架（存储单元）是否完好，并且货架之间是否相互干扰。March算法做的就是：

1. 初始化：将整个仓库（所有存储单元）设置成一个已知状态（比如全部放上空箱子，代表写入0）。
2. 行进（March）：按照一个特定的方向（从地址0到最大地址，或相反），对每个货架执行一系列操作。这些操作不仅仅是简单的“读”和“写”，而是有特定顺序的“读写组合”，比如“写1、读1、写0、读0”。
3. 检测：在每次读操作时，检查读出的数据是否与预期相符。如果不符，就说明这个货架或者其周围的货架有问题。

3.1.2 March13N检测的故障类型

March13N之所以强大，在于它能系统性地检测多种常见且隐蔽的SRAM故障：

• 地址译码器故障：地址线短路、断路，导致访问A地址时却错误地访问了B地址。
• 固定型故障：某个存储单元被“粘”在了逻辑0或逻辑1上，无法改变。
• 耦合故障：一个存储单元的值被改变时，无意中改变了另一个单元的值。这又细分为：
  • 状态耦合故障：单元A的状态（0或1）会影响单元B的读操作结果。
  • 转换耦合故障：单元A发生0->1或1->0的转换时，会迫使单元B发生非预期的转换。
• 参数故障：与时间相关的故障，比如访问时间过长、写入恢复时间不足等。
• 读写逻辑故障：与读写操作相关的内部电路故障。

March13N通过其复杂的读写序列（通常包含13个或更多“行进元素”），能够以极高的覆盖率捕捉这些缺陷。其具体操作序列是固定的，由PBIST控制器硬件实现，开发者无需关心其具体步骤，只需知道它是最全面、最可靠的SRAM测试方案即可。

3.2 Triple Read XOR Read：ROM可靠性的“三重校验”

对于只读存储器（ROM），其测试重点与可读写的SRAM不同。ROM的内容在出厂时已被固化，测试的目标是确保在芯片的整个生命周期内，在各种电压、温度和噪声条件下，这些内容都能被正确、稳定地读取。Triple Read XOR Read算法就是为此设计的。

3.2.1 算法原理与执行流程

这个算法包含两个主要阶段，其设计非常巧妙：

1. 三重读取与求和比较：算法首先对ROM阵列进行三次完整的读取。每次读取可能采用略微不同的时序或电压条件（模拟边际情况），或者就是简单的重复读取以检测瞬时错误。三次读取的数据会被分别求和（或进行某种形式的累加），然后比较这三个和值。如果三者一致，说明在多次读取下数据是稳定的。如果不一致，则表明可能存在对噪声或时序敏感的单元，在特定条件下会读错。
2. XOR读取校验：这是算法的精髓。它执行一次特殊的读取操作，将读出的存储器内容与当前的存储器地址进行按位异或（XOR），然后检查结果。为什么这么做？这实际上是在检查一种特定的故障模式：相邻存储单元之间的干扰。在ROM的物理布局中，相邻的比特单元可能由于工艺缺陷或电耦合，其状态会相互影响。XOR操作能够放大这种相邻单元间的极性差异所导致的问题。如果XOR读操作出现错误，就提示我们，当CPU以最坏情况的指令序列（即频繁访问相邻地址）高速运行时，可能会因为单元间干扰而出现速度下降或读取错误。

3.2.2 检测的故障类型

该算法主要针对ROM的以下潜在问题：

• 地址译码器故障和固定型故障（与SRAM类似）。
• 耦合故障与状态耦合故障：特别是检测相邻比特单元之间的相互影响。
• 参数故障：评估ROM在极限工作条件下的读取裕量。
• 读取逻辑故障：确保读取路径上的电路功能正确。

实操心得：在实际项目中，对于SRAM，通常首选March13N进行上电自检和定期全面检测。对于ROM，特别是存放启动代码或安全密钥的关键ROM，应在系统启动时执行Triple Read XOR Read测试。需要注意的是，ROM测试会读取其全部内容，可能会消耗较多的总线带宽和功耗，在实时性要求极高的中断服务例程中需谨慎安排。

4. PBIST寄存器配置实战指南

理解了原理和算法，接下来就是动手配置。PBIST的配置流程有严格的顺序，错误的配置顺序可能导致测试无法启动或结果无效。下面以一个典型的“上电全面自检”场景为例，详细拆解配置步骤。

4.1 配置流程与步骤详解

假设我们要对芯片上的所有SRAM进行一次全面的March13N测试。以下是基于C语言风格伪代码的配置流程：

// 假设 PBIST_BASE 是PBIST模块的内存映射基地址 #define PBIST_BASE 0xFFFFE000U #define REG(offset) (*(volatile uint32_t *)(PBIST_BASE + (offset))) // 1. 使能PBIST时钟（最关键的第一步） // 在访问任何PBIST寄存器或启动测试前，必须“唤醒”PBIST模块。 REG(0x180) = 0x00000001U; // 设置PBIST_PACT寄存器的bit 0为1，使能内部时钟 // 2. 配置ROM信息获取模式 // 我们打算使用ROM中预定义的算法和存储器组信息。 REG(0x1C0) = 0x00000003U; // 设置PBIST_ROM寄存器为3，表示同时使用ROM中的算法和RAM组信息 // 3. （可选）覆盖ROM的存储器组选择 // 如果不想测试所有存储器，或者ROM中的分组不满足需求，可以自定义。 // 首先，需要禁用ROM的RINFO覆盖，然后设置自定义掩码。 // REG(0x188) = 0x00000000U; // 清除PBIST_OVR的bit 0，使用自定义RINFOL/U // REG(0x1C8) = custom_mask_low; // 设置PBIST_RINFOL，选择特定的低位存储器组 // REG(0x1CC) = custom_mask_high; // 设置PBIST_RINFOU，选择特定的高位存储器组 // 注意：如果启用了自定义掩码，必须确保所选算法与所选存储器组兼容。 // 4. 选择测试算法 // 假设March13N算法对应PBIST_ALGO寄存器的第0位（具体位映射需查手册）。 // 我们要只启用March13N，则设置第0位为1，其他位为0。 REG(0x1C4) = 0x00000001U; // 启用算法0（示例，实际位需根据手册） // 5. 启动测试（通过配置访问模式） // 需要先通过DLR寄存器进入配置访问模式，然后通常向某个特定寄存器写入启动命令。 // 具体启动方式因器件而异，有时是向一个特定的“启动”寄存器写值，有时是通过设置DLR的某个位。 // 示例（通用流程）： REG(0x164) = 0x00000010U; // 设置PBIST_DLR，使能配置访问模式（假设bit 4） // ... 可能还有其他启动触发寄存器操作，需参考具体器件手册 ... // 6. 等待测试完成 // PBIST测试是硬件加速的，但需要时间。通常需要轮询一个状态寄存器或等待中断。 while((REG(0x190) & 0x1) == 0) { // 等���PBIST_FSFR0的bit 0变为1（测试完成） // 可以加入超时机制，防止死循环 } // 7. 读取并判断测试结果 uint32_t fail_status_0 = REG(0x190); // 读取PBIST_FSFR0 uint32_t fail_count_0 = REG(0x198) & 0xF; // 读取PBIST_FSRCR0的低4位 if ((fail_status_0 & 0x1) == 0) { // 测试通过 printf("PBIST Test PASSED.\n"); } else { // 测试失败 printf("PBIST Test FAILED on Port 0. Failure Count: %u\n", fail_count_0); // 需要根据应用安全策略处理，如记录错误日志、切换冗余模块、进入安全状态等。 } // 8. 关闭PBIST时钟（可选，节省功耗） REG(0x180) = 0x00000000U; // 清除PBIST_PACT的bit 0，关闭时钟

4.2 关键寄存器配置详解与避坑指南

4.2.1PBIST_PACT：测试的“电源开关”这是最容易被忽略但至关重要的寄存器。在尝试读写任何其他PBIST寄存器之前，必须先将PBIST_PACT[0]设置为1。这个操作相当于给PBIST控制器内部电路上电，打开其时钟门控。如果忘记这一步，后续的所有配置操作都将无法写入硬件，或者读取到无效值。测试完成后，如果系统进入低功耗模式，可以将其清零以节省功耗。

4.2.2PBIST_OVR：ROM信息与自定义配置的“选择器”PBIST_OVR[0]位（RINFO Override Bit）决定了存储器组选择的来源。

• 默认值（1）：使用ROM中为每个算法预定义的存储器组掩码。这是最简单、最安全的方式，因为ROM中的信息确保了算法与存储器组的兼容性。
• 设置为0：忽略ROM中的掩码，使用用户通过PBIST_RINFOL和PBIST_RINFOU寄存器自定义的掩码。这带来了灵活性，也带来了风险。

  重要警告：当使用自定义掩码时，你必须手动确保以下两点，否则测试必定失败：

  1. 所有被选中的存储器必须是同一种类型（例如，全是单端口或全是双端口）。混合选择会导致测试逻辑混乱。
  2. 所有被选中的存储器必须适用于PBIST_ALGO寄存器中启用的所有算法。如果你启用了算法A和B，但某个存储器只支持算法A，测试也会失败。 因此，除非你对芯片的存储器架构和算法兼容性有绝对把握，否则建议保持PBIST_OVR[0]=1，使用ROM的默认配置。

4.2.3PBIST_ALGO与PBIST_RINFOL/U：算法与目标的“点菜单”

• PBIST_ALGO：这是一个位掩码寄存器。每一位代表ROM中的一个算法。通常，数据手册或应用笔记会提供一个表格，说明每位对应的具体算法（如bit 0 = March13N, bit 1 = Checkerboard等）。你可以同时启用多个算法，PBIST会按顺序执行它们。复位后，该寄存器通常为全1（0xFFFFFFFF），即启用所有算法。在生产测试中这可能没问题，但在运行时自检中，为了平衡测试时间和覆盖率，你可能需要只启用关键算法。
• PBIST_RINFOL/U：这两个寄存器共同构成一个64位的位掩码，用于选择存储器组。同样，芯片手册会定义每个位对应哪个物理存储器或存储器组。复位值也是全1，选择所有组。在自定义选择时，务必参考手册中的“存储器分组”章节，确保你选择的组是有效的、并且彼此兼容。

4.2.4 结果寄存器PBIST_FSFRx与PBIST_FSRCRx：解读“诊断报告”

• PBIST_FSFR0/1：这是最简单的“通过/失败”指示灯。当对应端口的测试全部完成且无任何失败时，该位为0。一旦任何一次测试（任何算法在任何被选存储器上）失败，该位就会被置1，并且PBIST控制器会立即停止后续测试。
• PBIST_FSRCR0/1：这是一个4位的计数器，记录对应端口上发生的失败次数。它提供了比简单“通过/失败”更细粒度的信息。例如，如果计数器值为3，说明在测试停止前检测到了3处故障。这对于故障分析和定位更有帮助。

5. 高级主题：STC（自测试控制器）与逻辑BIST简介

PBIST主要针对存储器，而芯片中还有大量的随机逻辑电路（如CPU核心、外设控制器、数据通路等）也需要测试。这就是自测试控制器（STC）和逻辑内建自测试（Logic BIST）的用武之地。STC通常与片上产品多输入签名寄存器（OPMISR）架构配合使用，用于测试复杂的逻辑核心。

5.1 STC与OPMISR的工作原理

与PBIST有专门的测试算法不同，逻辑BIST通常基于扫描测试原理。STC的工作流程可以概括为：

1. 模式生成与加载：STC从片上ROM中读取预先计算好的测试向量（patterns）。这些向量通过OPMISR结构被加载到被测逻辑单元的扫描链中。
2. 测试执行：系统时钟运行一个或几个周期，让测试向量在被测逻辑中传播。
3. 响应捕获与压缩：逻辑的响应被捕获回扫描链，并移入一个多输入签名寄存器（MISR）。MISR是一个线性反馈移位寄存器，它将长序列的响应数据压缩成一个短的“签名”。
4. 签名比较：STC将捕获到的实际签名与ROM中存储的“黄金签名”进行比较。如果两者匹配，测试通过；否则，表示逻辑存在故障。

STC的ROM组织比PBIST更复杂，它按“间隔”存储数据。每个间隔包含配置信息（如间隔ID、模式数量）、黄金签名值以及实际的测试向量数据。STC支持从任意间隔开始测试，也支持“ROM逆序访问”等高级功能来提升故障覆盖率。

5.2 STC与PBIST的协同

在一些高可靠性的TI微控制器中，PBIST和STC可能同时存在。它们共同构成了芯片级的自测试基础设施：

• PBIST：负责所有嵌入式存储器的测试（SRAM、ROM、Flash缓存等）。
• STC：负责CPU核心、DSP、DMA控制器、通信外设等复杂逻辑模块的测试。

系统上电或执行安全功能时，软件可以依次或并行启动PBIST和各个STC模块的测试，从而实现对芯片主要数字逻辑的全面自检。这种硬件级的自测试能力，是满足ISO 26262（汽车功能安全）等标准中关于随机硬件故障检测要求的关键技术。

6. 常见问题、调试技巧与实战经验

在实际项目中集成PBIST测试，你可能会遇到各种问题。下面分享一些常见坑点和调试思路。

6.1 测试无法启动或寄存器写入无效

• 首要检查点：你是否在访问任何PBIST寄存器前，将PBIST_PACT[0]置1了？这是最常见的原因。没有时钟，整个模块处于休眠状态。
• 检查基地址：确认你使用的PBIST模块基地址是否正确。不同芯片型号、不同PBIST实例（如MSS PBIST, DSS PBIST）的基地址可能不同。
• 检查内存保护单元：确保CPU对PBIST寄存器所在的内存区域有读写权限，MPU或MMU配置没有将其屏蔽。

6.2 测试始终失败

• 算法与存储器不兼容：这是配置错误导致失败的主要原因。仔细核对数据手册中的“RAM分组与算法兼容性表”。确认你启用的算法（PBIST_ALGO）确实适用于你选择的存储器组（无论是ROM默认还是自定义的RINFOL/U）。
• 自定义掩码冲突：如果你设置了PBIST_OVR[0]=0并使用了自定义RINFOL/U，请双重检查：1) 所有选中位对应的存储器是否存在且类型相同；2) 它们是否都支持所有已启用的算法。
• 存储器处于异常状态：在启动PBIST测试前，确保待测存储器没有被其他主设备（如DMA、另一个CPU核心）频繁访问，且处于可正常读写的状态。有些存储器可能在低功耗模式下需要先唤醒。
• 硬件故障：如果以上软件配置都正确，且在不同芯片上复现，那么有可能是芯片本身的存储器确实存在物理缺陷。

6.3 如何定位具体的故障存储器PBIST的结果寄存器（FSFRx）只告诉你“有失败”，但不会直接告诉你“是哪个存储器的第几个地址失败了”。这对于故障分析是不够的。为了定位故障：

1. 缩小测试范围：采用“二分法”思想。先禁用一半的存储器组（修改RINFOL/U掩码）和一半的算法，进行测试。如果通过，则故障在另一半；如果失败，则故障在这一半。逐步缩小范围，最终定位到具体的存储器组甚至单个算法。
2. 利用失败计数：FSRCRx寄存器能告诉你失败发生的次数。结合单次测试（只用一个算法测一个存储器组），这个计数有时能提供线索。
3. 结合系统日志与ECC：如果芯片的存储器支持ECC（错误校正码），在PBIST测试失败后，可以尝试通过软件读取该存储器的ECC错误状态寄存器，获取更详细的错误地址和信息。将PBIST的周期性测试结果与系统运行时ECC纠错/检错事件关联起来，是进行故障预测和健康管理的高级手段。

6.4 在实时系统中的集成策略在运行操作系统的复杂嵌入式系统中，不能随意暂停所有任务来执行长时间的全面PBIST测试。可以采取以下策略：

• 上电自检：在系统启动初期，硬件初始化完成后、操作系统启动前，执行一次最全面的PBIST测试（所有算法，所有关键存储器）。这是捕获早期故障的最佳时机。
• 后台周期测试：在系统空闲时（例如，在空闲任务Hook中），分片、分时执行PBIST。例如，每次只测试一个存储器组，或者只运行一个最快速的算法。将测试任务分散到多个空闲时间段。
• 关键数据区保护：对于存放安全密钥、校准数据、重要状态变量的关键SRAM区域，可以配置更频繁的测试周期。
• 错误处理：在测试失败的回调函数中，实现安全的错误处理流程。这可能包括：记录错误到非易失存储器、尝试复位并重新测试、如果有多余备份则切换存储器块、以及最终触发系统安全状态（如安全关闭或重启）。

6.5 一个容易被忽略的细节：测试时间估算PBIST的测试时间取决于算法复杂度、存储器大小和系统时钟频率。March13N这类算法的时间复杂度通常是O(N)，N是存储器容量。在集成到实时系统前，最好在评估板上实测一下关键存储器的测试耗时，以确保你的后台测试时间窗口是足够的。你可以通过读取芯片的循环计数器或使用定时器，在测试前后打点来测量实际耗时。