news 2026/7/22 0:55:59

[具身智能-572]:RDK 全系列串口硬件接口信号完整详解

作者头像

张小明

前端开发工程师

1.2k 24
文章封面图
[具身智能-572]:RDK 全系列串口硬件接口信号完整详解

RDK 全系列串口硬件接口信号完整详解

RDK 串口分为三大硬件体系SoC 原生硬件 UART(/dev/ttyS0~ttyS7)、板载 CH340 调试串口、USB 转扩展串口(/dev/ttyUSB0/1,全部为3.3V TTL 电平,禁止直连 5V/RS232 电平。

一、通用 UART 基础硬件信号(所有串口共用定义)

1. 三线基础通信信号(必接,99% 业务使用)

表格

信号名全称方向 (RDK 视角)硬件作用接线规则
TXD / TXTransmit Data输出(RDK 发)RDK 向外发送字节数据接外设 RX
RXD / RXReceive Data输入(RDK 收)接收外设发来的数据接外设 TX
GNDGround共地参考电平基准,消除乱码两端必须短接

2. 四线硬件流控信号(仅 UART1/UART7 支持)

高速大数据传输防溢出,Modbus / 蓝牙模块可选:

表格

信号名全称方向 (RDK 视角)功能
RTSRequest To Send输出RDK 通知外设:我可以接收数据
CTSClear To Send输入外设通知 RDK:我可以接收数据

3. 电平规范

  1. RDK 原生 UART IO 电压:3.3V LVTTL,高电平 3.3V、低电平 0V;
  2. 内部 RX 引脚自带 4k 上拉电阻,悬空默认高电平;
  3. 严禁直接对接 5V 单片机、RS232(±12V),必须加电平转换芯片(MAX3232)。

二、第一类:SoC 原生硬件 UART(/dev/ttyS0 ~ ttyS7,核心业务串口)

整体说明

X5 芯片内置8 路硬件 UART 控制器(UART0~UART7),对应设备节点ttyS0~ttyS7

X3 芯片内置 4 路(UART0~UART3,对应ttyS0~ttyS3);

信号直连SoC 内核外设,无 USB 协议转换,时序稳定、支持 DMA 高速收发。

1)UART0 → /dev/ttyS0 板载调试串口(独立 Micro-USB 接口)

硬件信号(4Pin Micro-USB CH340 转换)=》 自带串口转USB接口芯片
  1. UART0_TX(SoC 1.8V 内核信号)→ CH340 RX
  2. UART0_RX(SoC 1.8V 内核信号)→ CH340 TX
  3. GND 数字地
  4. 5V USB 供电
  • 功能:U-Boot 打印、内核printk日志、Linux 控制台登录;
  • 默认参数:X5 115200,X3 921600,8N1,无流控;
  • 限制:业务程序不建议占用,占用后系统调试日志丢失。

2)UART1 ~ UART7 → /dev/ttyS1 ~ ttyS7(40PIN 排针扩展业务串口)

40PIN 是用户开发主接口,全部为3.3V TTL,引脚可复用为 GPIO/I2C/SPI,需srpi-config开启 UART 功能。

RDK X5 40PIN 标准 UART 信号映射

表格

设备节点硬件 UART40PIN 物理引脚信号流控支持
/dev/ttyS1UART1PIN8(TX)、PIN10(RX)TX/RX/GND支持 RTS/CTS 四线流控
/dev/ttyS2UART2PIN14(TX)、PIN15(RX)TX/RX/GND仅三线
/dev/ttyS3UART3扩展预留引脚TX/RX/GND仅三线
/dev/ttyS4~S7UART4~UART7模组底插引脚,底板未引出TX/RX/RTS/CTSUART7 支持四线流控
RDK X3 40PIN 标准 UART 信号映射

表格

设备节点硬件 UART40PIN 物理引脚信号
/dev/ttyS3UART3PIN8(TX)、PIN10(RX)TX/RX/GND(默认出厂使能)
/dev/ttyS1/S2UART1/UART2预留复用引脚TX/RX/GND
原生 UART 硬件优势
  1. 硬件 DMA 收发,CPU 占用极低,最高波特率 4Mbps;
  2. 无 USB 总线抖动,工业 Modbus、GPS、雷达首选;
  3. 可搭配 GPIO 做 RS485 收发使能控制(DE/RE 引脚)。

三、第二类:USB 转 TTL 扩展串口 /dev/ttyUSB0、/dev/ttyUSB1

插入 USB Host 口的 CH340/CP2102 模块生成,属于USB 协议转 UART,非 SoC 原生硬件串口。

模块标准硬件信号(外部 USB 转 TTL 模块引脚)

  1. VCC:3.3V/5V 电源(给外设供电,不要接 RDK IO)
  2. GND:必须与 RDK 共地(通信稳定核心)
  3. TXD:模块发送 → 接 RDK 40PIN RX
  4. RXD:模块接收 → 接 RDK 40PIN TX
  5. 可选:RTS、CTS 硬件流控引脚

底层硬件链路

USB 差分信号 (D+/D-) → CH340 转换芯片 → TTL TX/RX 信号 → 外部传感器

硬件特性

  1. 电平:模块输出 3.3V TTL,可直接对接 RDK IO;
  2. 缺陷:插拔 USB 后ttyUSB序号漂移;大数据存在 USB 调度时延抖动;多路共享 USB 带宽易丢帧;
  3. 适用场景:临时调试、上位机通信、扩展额外串口。

四、第三类:虚拟节点 /dev/ttyprintk(无硬件串口,纯内核虚拟设备)

无任何硬件信号引脚,仅内核日志管道:

  1. 无 TX/RX/GND 物理信号;
  2. 仅用于读取内核printk打印,不能收发自定义串口数据
  3. 禁止作为业务串口使用。

五、RS485 串口扩展配套硬件信号(RDK 常用工业场景)

原生 UART 三线 + GPIO 控制收发使能,新增 2 路控制信号:

  1. UART_TX / UART_RX:TTL 数据信号,接 MAX485 DI/RO
  2. DE、RE:共用一路 RDK GPIO 输出(高电平发送、低电平接收)
  3. GND:模块与 RDK 共地 硬件逻辑:GPIO = 高 → 485 总线发送;GPIO = 低 → 485 总线接收。

六、所有串口硬件信号对比总表

表格

串口类型设备节点物理硬件信号电平时序稳定性流控支持
调试硬件 UARTttyS0Micro-USB CH340 TX/RX/GND1.8V 内核 + 3.3V 转换三线
40PIN 原生 UARTttyS1~S740PIN 排针 TX/RX/RTS/CTS/GND3.3V LVTTL极高 (DMA)UART1/7 四线
USB 转扩展串口ttyUSB0/1外置模块 TX/RX/VCC/GND3.3V TTL一般 (USB 抖动)部分模块支持
虚拟日志终端ttyprintk无硬件引脚

七、硬件接线强制规范(避坑要点)

  1. 交叉接线:RDK TX → 外设 RX;RDK RX → 外设 TX;
  2. 共地必接:两端 GND 短接,悬空必乱码;
  3. 电平匹配:RDK 全部 IO 为 3.3V,5V 外设必须串电阻或电平转换;
  4. 40PIN 串口引脚复用:同一引脚不能同时开启 UART/I2C/SPI;
  5. 硬件流控:使用 RTS/CTS 时,两端信号一一对应,不可交叉;
  6. USB 转串口不要用模块 5V 给 RDK IO 供电,仅作外设供电。

八、快速区分硬件归属命令

bash

运行

# 查看原生硬件UART(ttyS)硬件引脚信息 dmesg | grep ttyS # 查看USB转串口(ttyUSB)USB总线硬件信息 dmesg | grep ttyUSB # 查看串口占用进程 sudo lsof /dev/ttyS0 sudo lsof /dev/ttyUSB0
版权声明: 本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若内容造成侵权/违法违规/事实不符,请联系邮箱:809451989@qq.com进行投诉反馈,一经查实,立即删除!
网站建设 2026/7/20 10:55:43

免费AI桌面端:3步用上Agnes Code

做汽车零部件研发的人,每天的工具链是割裂的。 写需求要去聊天框跟 AI 聊,写代码要切回 IDE,出张示意图得开另一个网页,做个视频又要换平台。每切一次,思路断一次。我之前用 WorkBuddy 把一部分流程串起来了&#xff0…

作者头像 李华
网站建设 2026/7/20 10:55:29

15分钟搞定黑苹果:OpCore-Simplify智能EFI配置工具终极指南

15分钟搞定黑苹果:OpCore-Simplify智能EFI配置工具终极指南 【免费下载链接】OpCore-Simplify A tool designed to simplify the creation of OpenCore EFI 项目地址: https://gitcode.com/GitHub_Trending/op/OpCore-Simplify 还在为复杂的OpenCore EFI配置…

作者头像 李华
网站建设 2026/7/20 10:54:40

深入解析UHS-II主机控制器寄存器配置与中断处理机制

1. 项目概述与核心价值在嵌入式系统开发,尤其是涉及高速存储接口的领域,我们常常需要与硬件寄存器打交道。这些寄存器就像是CPU与外围设备之间进行“对话”的专用窗口,通过读写特定的内存地址,我们可以命令设备执行操作、配置其工…

作者头像 李华
网站建设 2026/7/20 10:54:09

软考设计模式C++实战:从UML到代码的解题心法与高频模式实现

1. 项目概述:为什么软考下午题的设计模式实现是道坎?如果你正在备考软考中级软件设计师,尤其是卡在下午的应用技术题上,那你大概率对“设计模式”这四个字又爱又恨。爱的是,它几乎是下午题的“必考题”,分值…

作者头像 李华
网站建设 2026/7/20 10:54:09

5大必知技巧:Formily终极表单验证实战指南

5大必知技巧:Formily终极表单验证实战指南 【免费下载链接】formily 📱🚀 🧩 Cross Device & High Performance Normal Form/Dynamic(JSON Schema) Form/Form Builder -- Support React/React Native/Vue 2/Vue 3 项目地址:…

作者头像 李华
网站建设 2026/7/21 17:28:11

嵌入式RTOS性能分析:测量标记与书签功能深度解析

1. 项目概述:嵌入式系统性能分析的“听诊器”在嵌入式系统开发,尤其是基于实时操作系统(RTOS)的项目中,最让人头疼的问题往往不是功能实现不了,而是系统“跑起来”之后的表现。任务调度是不是如你所愿&…

作者头像 李华