深入解析C2000 ADC SOC机制：从触发配置到Burst模式实战

1. 项目概述：C2000 ADC模块的核心价值与设计哲学

在电机控制、数字电源或者任何需要高精度实时反馈的嵌入式系统里，模数转换器（ADC）的角色，就像是系统的“感官”。它负责将真实的、连续变化的物理量（比如电流、电压、温度）翻译成微控制器能理解的数字语言。这个翻译过程的速度、精度和确定性，直接决定了整个控制环路的性能上限。很多工程师在初次接触TI C2000系列MCU的ADC时，可能会被其繁杂的寄存器配置所困扰，感觉它功能强大但难以驾驭。其实，一旦你理解了其以“启动转换”（SOC）为核心的设计哲学，一切都会变得清晰起来。这不仅仅是配置几个通道和采样时间那么简单，而是一套关于如何高效、灵活、确定性地组织采样任务的完整方法论。

C2000的ADC模块（以TMS320F280013x的Type 5 ADC为例）是一个12位的逐次逼近型（SAR）ADC。它的精妙之处在于其“包装器”（Wrapper）架构：模拟核心（包括采样保持电路、比较器、DAC等）负责高保真地完成电压到数字码的转换，而数字包装器则为我们提供了一套极其灵活的“任务调度系统”。这套系统的核心单元就是SOC（Start-Of-Conversion）。你可以把ADC模块想象成一个拥有单一采样保持电路的厨房，而SOC就是16张（SOC0-SOC15）可以预先写好菜谱的订单。每张订单（SOC）独立定义了三个关键信息：用什么触发开始做菜（触发源）、做什么菜（转换哪个通道）、以及备菜需要多久（采样窗口时间）。当触发信号到来，对应的订单就进入排队序列，由ADC核心按序“烹饪”（转换）。这种将转换任务彻底解耦和可编程化的设计，正是C2000 ADC适应复杂、多速率、高同步性实时控制场景的基石。

2. ADC模块的全局与局部配置解析

在深入SOC的玩法之前，我们必须先搭建好ADC工作的“舞台”，也就是完成模块级的全局配置。这部分配置决定了ADC的基础运行环境，一旦设置，通常在整个应用生命周期内保持不变。

2.1 时钟配置：速度与精度的平衡

ADC的时钟链始于系统时钟SYSCLK。通过ADCCTL2.PRESCALE分频器，我们得到专用于转换阶段的ADCCLK。这里有一个关键细节：ADCCLK仅在转换阶段被激活，在采样保持阶段是被门控关闭的。这样做主要是为了降低数字开关噪声对模拟采样过程的干扰，提升转换精度。

注意：ADCCLK的频率有一个上限值，这直接关系到转换时间。对于12位SAR ADC，一次完整的转换大约需要10.5个ADCCLK周期。你必须在芯片数据手册中查证该型号所允许的最大ADCCLK频率。例如，如果SYSCLK为120MHz，PRESCALE设为1（即不分频），那么ADCCLK也为120MHz，单个转换时间约为10.5 / 120MHz ≈ 87.5ns。过高的ADCCLK可能导致转换错误，而过低则会影响吞吐率。

2.2 参考电压配置：量程的标尺

参考电压（VREFHI - VREFLO）定义了ADC的输入量程，是所有转换计算的基准。C2000 ADC支持两种模式：

• 外部参考模式：VREFHI和VREFLO引脚由外部精密基准源驱动。这是获得最佳精度和低温度漂移的首选方案。你需要严格按照数据手册要求，在VREFHI引脚旁放置推荐容值和类型的去耦电容。
• 内部参考模式：芯片内部产生2.5V或3.3V（实际为1.65V倍乘）的基准电压，并驱动到VREFHI引脚。这节省了外部元件，但精度和温漂指标通常不如外部基准。特别注意：在内部参考模式下，VREFHI引脚同样需要连接外部电容。

参考电压的选择直接决定了输入电压范围。例如，在外部参考模式下，若VREFLO接地（0V），VREFHI接3.0V，则输入电压范围是0-3.0V，对应的12位数字输出0代表0V，4095代表≥3.0V。内部参考选择3.3V模式时，量程同样是0-3.3V。

一个至关重要的实操陷阱：绝对不要直接读写ANAREFCTL寄存器来切换参考模式！必须使用C2000Ware驱动库提供的ADC_setVREF()或SetVREF()函数。这是因为芯片出厂时，内部基准电压会有微小的个体差异，这些函数会在配置参考源的同时，将对应的校准参数（Trim值）加载到ADC的校准寄存器中。如果跳过这一步，直接配置寄存器，可能导致基准电压不准，从而引入显著的增益误差。

2.3 信号模式与输入模型

目前该ADC模块仅支持单端信号输入。这意味着每个ADCINx引脚上的电压都是相对于VREFLO（通常是模拟地）进行测量的。理解单端输入模型（如图11-3所示）对于正确设置采样窗口至关重要。该模型包含信号源阻抗（Rs）、模拟开关导通电阻（Ron）、采样电容（Ch）和寄生电容（Cp）。外部信号需要通过Rs和Ron对Ch充电，直到其电压在采样窗口结束时与输入电压的差异小于0.5 LSB，才能保证12位的精度。

3. SOC（启动转换）机制深度剖析

SOC是C2000 ADC灵活性的灵魂。每个SOC都是一个独立的、可配置的“转换任务描述符”。

3.1 SOC的三要素配置

每个SOCx（x=0~15）都通过ADCSOCxCTL寄存器进行配置，包含三个核心字段：

1. TRIGSEL(触发源选择)：决定这个任务由谁“下令”开始。选项非常丰富：
   • 软件触发(ADC_SOFTWARE_TRIGGER)：通过写ADCSOCFRC1寄存器的对应位来立即启动。
   • ePWM模块：例如EPWM1_ADCSOCA。这是实现与PWM波形严格同步采样的关键，常用于电机相电流采样。
   • CPU定时器(CPU1_TINT0/1/2)：用于产生固定周期的采样。
   • 外部GPIO(INPUTXBAR5)：由外部事件触发采样。
   • ADC中断(ADCINT1/2)：可用于构建链式或循环采样序列。
2. CHSEL(通道选择)：指定对哪个ADCINx引脚进行采样。从0到20，最多支持21个模拟输入通道（具体可用通道数需查芯片数据手册）。
3. ACQPS(采样窗口预分频器)：这是确保采样精度的关键参数。它定义了采样开关保持闭合、让外部信号对内部采样电容充电的时间长度。计算公式为：采样窗口时间 = (ACQPS + 1) * SYSCLK周期例如，SYSCLK=120MHz（周期8.333ns），若需要100ns的采样窗口，则ACQPS = 100ns / 8.333ns - 1 = 11。

3.2 触发与转换流程

当配置的触发事件发生时，对应的SOC标志位（ADCSOCFLG1.SOCx）会被置位，表示该转换任务进入“待执行”队列。ADC仲裁逻辑会从所有待执行的SOC中，根据优先级规则（见第5章）选出一个最高优先级的SOC来执行。

执行过程分为两个阶段：

1. 采样阶段：ADC内部模拟开关连接到CHSEL指定的通道，采样电容开始充电，持续时间由ACQPS精确控制。此阶段使用SYSCLK计时。
2. 转换阶段：模拟开关断开，ADC核心开始逐次逼近转换，将采样电容上的电压转换为12位数字码。此阶段使用ADCCLK计时，约需10.5个周期。

转换完成后，结果被锁存到对应的ADCRESULTx寄存器中（SOCx的结果默认存入ADCRESULTx），同时产生一个“转换结束”（EOC）脉冲，可用于触发中断或DMA。

3.3 多个SOC的协作与序列生成

单个SOC只能完成一次单通道转换。真正的威力在于将多个SOC组合起来：

• 顺序采样多通道：配置SOC0-SOC3分别对应通道A0-A3，并全部由同一个ePWM触发。当触发到来时，四个通道会按优先级顺序依次被采样和转换，结果分别存入RESULT0-RESULT3。这实现了一次触发、多通道顺序扫描。
• 过采样：配置SOC0-SOC3全部对应同一个通道（如A0），并由同一触发源触发。这样，一次触发事件会导致对A0通道进行连续四次采样，结果存入RESULT0-RESULT3。通过对这四个结果进行软件平均，可以有效抑制随机噪声，提高有效分辨率。
• 混合触发：SOC0由ePWM1触发用于电流采样，SOC1由CPU定时器触发用于温度采样，SOC2由软件触发用于诊断。ADC模块能完美地管理这些来自不同源、不同周期的异步任务。

4. 从理论到实践：SOC配置代码示例详解

理解了原理，我们通过代码来固化认知。假设系统SYSCLK为120MHz。

4.1 示例一：ePWM触发单次转换

目标：当ePWM3的计数器等于周期值（TBCTR = TBPRD）时，触发ADCA对通道ADCINA1进行一次采样，采样窗口设为150ns。

// 首先，计算ACQPS。SYSCLK周期 = 1/120MHz ≈ 8.333ns。 // 所需采样周期数 = 150ns / 8.333ns ≈ 18.0，向上取整为18个周期。 // ACQPS = 采样周期数 - 1 = 17。 uint16_t acqps_value = 17; // 配置SOC5（可任选一个未使用的SOC） AdcaRegs.ADCSOC5CTL.bit.CHSEL = 1; // 通道ADCINA1 (CHSEL=1) AdcaRegs.ADCSOC5CTL.bit.ACQPS = acqps_value; // 采样窗口 = (17+1)*8.333ns = 150ns AdcaRegs.ADCSOC5CTL.bit.TRIGSEL = 10; // 触发源: ePWM3的SOCB信号 (TRIGSEL=10) // 注意：还需要在ePWM3模块中配置，使其在周期匹配时产生ADCSOCB信号。 // 例如：EPwm3Regs.ETSEL.bit.SOCBEN = 1; // 使能SOCB // EPwm3Regs.ETPS.bit.SOCBPRD = 1; // 单次触发模式 // EPwm3Regs.ETPS.bit.SOCBCNT = 0; // 清除计数器 // EPwm3Regs.ETFLG.bit.SOCB = 0; // 清除标志位

代码解析与心得：

• CHSEL=1对应ADCINA1，这是根据数据手册的映射关系。务必确认你的硬件连接与此一致。
• ACQPS的计算是向上取整。150ns/8.333ns=18.0，正好是整数，所以用17。如果是152ns，152/8.333≈18.24，则需要19个SYSCLK周期，此时ACQPS应设为18。宁长勿短，采样时间不足是导致精度下降的常见原因。
• TRIGSEL=10需要在技术参考手册的触发源映射表中查得。不同系列的C2000，ePWM索引与TRIGSEL值的对应关系可能不同。

4.2 示例二：CPU定时器触发多通道顺序采样

目标：使用CPU Timer2每1ms触发一次，顺序采样4个不同通道，且各通道所需的采样时间不同。

首先，我们需要根据信号源阻抗和ADC输入模型，估算出每个通道所需的最小采样时间。假设我们已计算出如下需求：

信号	ADC引脚	所需最小采样时间	SYSCLK周期数 (120MHz)	ACQPS值
电流A	ADCINA5	>200ns	ceil(200/8.333)=24	23
电压DC	ADCINA0	>740ns	ceil(740/8.333)=89	88
温度	ADCINA3	>183.33ns	ceil(183.33/8.333)=22	21
电流B	ADCINA2	>485ns	ceil(485/8.333)=59	58

然后，我们分配SOC0-SOC3来完成这个任务：

// 配置CPU Timer2触发源 (TRIGSEL=3) AdcaRegs.ADCSOC0CTL.bit.CHSEL = 5; // SOC0 -> ADCINA5 (电流A) AdcaRegs.ADCSOC0CTL.bit.ACQPS = 23; // 24个SYSCLK周期 AdcaRegs.ADCSOC0CTL.bit.TRIGSEL = 3; // CPU Timer2触发 AdcaRegs.ADCSOC1CTL.bit.CHSEL = 0; // SOC1 -> ADCINA0 (电压DC) AdcaRegs.ADCSOC1CTL.bit.ACQPS = 88; // 89个SYSCLK周期 AdcaRegs.ADCSOC1CTL.bit.TRIGSEL = 3; AdcaRegs.ADCSOC2CTL.bit.CHSEL = 3; // SOC2 -> ADCINA3 (温度) AdcaRegs.ADCSOC2CTL.bit.ACQPS = 21; // 22个SYSCLK周期 AdcaRegs.ADCSOC2CTL.bit.TRIGSEL = 3; AdcaRegs.ADCSOC3CTL.bit.CHSEL = 2; // SOC3 -> ADCINA2 (电流B) AdcaRegs.ADCSOC3CTL.bit.ACQPS = 58; // 59个SYSCLK周期 AdcaRegs.ADCSOC3CTL.bit.TRIGSEL = 3; // 配置CPU Timer2周期为1ms（假设SYSCLK为120MHz） CpuTimer2Regs.PRD.all = 120000; // 120MHz * 0.001s = 120000 cycles CpuTimer2Regs.TCR.bit.TSS = 0; // 启动定时器

配置逻辑与注意事项： 这样配置后，每次CPU Timer2中断（或周期匹配事件）发生时，SOC0-SOC3的标志位会同时被置起。它们将按照优先级规则（默认是轮询优先级，见第5章）依次被执行。虽然触发是同时的，但转换是串行的。因此，从第一个通道开始采样，到最后一个通道转换完成，总时间等于四个通道的（采样+转换）时间之和。在计算系统时序和中断响应时，必须考虑这个总耗时，确保在下一个1ms触发到来前，本次所有转换都已完成，否则会发生任务堆积。

4.3 软件触发

在任何时候，你都可以通过写ADCSOCFRC1寄存器来强制启动一个或多个SOC，无论其TRIGSEL配置为何。这在系统初始化后手动启动第一次转换，或进行诊断测试时非常有用。

// 强制启动SOC0和SOC2 AdcaRegs.ADCSOCFRC1.all = 0x0005; // 二进制...0101，即置位SOC0和SOC2

5. 转换优先级仲裁机制：轮询与高优先级模式

当多个SOC标志位同时被置起时，谁先谁后？C2000 ADC提供了一套精细的优先级仲裁机制。

5.1 默认模式：轮询优先级

这是复位后的默认模式。想象一个圆环，上面按顺序标记着SOC0到SOC15。有一个指针RRPOINTER指向上一次完成转换的SOC。当需要仲裁时，系统从RRPOINTER的下一个位置开始，顺时针查找第一个被置起标志位的SOC，并执行它。

复位后：RRPOINTER初始值为16（一个无效值），表示圆环的起始点，此时最高优先级是SOC0。示例：假设当前RRPOINTER=7（表示SOC7刚转换完），且SOC2和SOC12的标志位同时被置起。仲裁器从SOC8开始找，发现SOC8未置位，继续找SOC9、SOC10、SOC11，直到找到SOC12。因此，SOC12会先于SOC2被执行，尽管SOC2的编号更小。执行完SOC12后，RRPOINTER更新为12。

这种机制保证了所有SOC在长期运行中能得到公平的执行机会，避免了低编号SOC长期“霸占”ADC资源。

5.2 高优先级模式

在某些紧急场景下（例如过流保护需要立即采样），我们需要某个SOC能“插队”。通过配置ADCSOCPRIORITYCTL.SOCPRIORITY字段可以实现。

• SOCPRIORITY = N的含义是：SOC0 到 SOC(N-1) 被设置为高优先级，SOCN 到 SOC15 为轮询优先级。
• 例如，SOCPRIORITY = 4，则SOC0、SOC1、SOC2、SOC3为高优先级，其中SOC0优先级最高，SOC1次之，以此类推。SOC4-SOC15为轮询优先级。

仲裁规则：当有SOC标志位置起时，系统首先检查是否有高优先级SOC在等待。如果有，则立即执行编号最小的那个高优先级SOC（“插队”）。只有没有任何高优先级SOC等待时，才会在轮询优先级的SOC中按轮询规则选择。高优先级SOC执行后，RRPOINTER不会更新，轮询序列的“队形”保持不变。

5.3 混合模式下的复杂仲裁实例

理解混合模式下的交互是关键。假设配置SOCPRIORITY=4（SOC0-3高优），RRPOINTER=7，且SOC1（高优）和SOC6（轮询）的标志位同时置起。

1. 仲裁器发现存在高优先级SOC（SOC1）在等待。
2. 立即中断当前的轮询序列，执行SOC1。
3. SOC1转换完成后，RRPOINTER保持不变（仍为7）。
4. 系统回到轮询序列，从RRPOINTER=7的下一个（SOC8）开始查找等待的轮询SOC，找到了SOC6吗？不，因为SOC8在SOC6后面。实际上，由于RRPOINTER指向7，下一个是8，然后9...15，再0...6。所以它会绕一圈找到SOC6并执行。
5. 执行SOC6后，RRPOINTER更新为6。

这个机制确保了高优先级任务的即时响应，又不打乱轮询任务的长期公平性，是设计关键安全采样任务（如保护）和非关键监控任务（如温度）共存的理想模型。

6. Burst模式：高效的多通道扫描与功耗优化

Burst模式是C2000 ADC的一个��级功能，它允许单个触发信号自动启动一个包含多个连续SOC的“突发”转换序列。这对于需要以固定组合同步采样多个通道，但又想节省触发资源和简化软件逻辑的场景特别有用，例如交替采样两组不同的传感器。

6.1 Burst模式工作原理

1. 使能与配置：通过设置ADCBURSTCTL.BURSTEN=1来使能Burst模式。在此模式下，所有被配置为轮询优先级的SOC，其TRIGSEL设置将被忽略，转而统一由ADCBURSTCTL.BURSTTRIG字段指定的单个触发源来控制。
2. 突发长度：ADCBURSTCTL.BURSTSIZE字段定义了每次触发后，连续执行的SOC数量。实际转换的SOC数量 = BURSTSIZE + 1。例如，BURSTSIZE=1表示每次触发转换2个SOC。
3. 执行逻辑：当Burst触发信号到来时，ADC不会置起所有轮询SOC的标志位，而是根据当前的RRPOINTER，从轮询序列中找出下一个待执行的SOC，并连续执行BURSTSIZE+1个SOC。
4. 与高优先级SOC的共存：高优先级SOC的运作不受Burst模式影响。它们仍然可以中断Burst序列。

6.2 Burst模式配置示例：交替采样两组信号

场景：我们希望用CPU Timer2定时触发采样。第一次触发时采样通道7和5，第二次触发时采样通道2和3，如此交替循环。

配置步骤：

1. 规划SOC：我们将SOC12-SOC15分配给这个交替采样任务，并设置为轮询优先级。SOC0-SOC11可以留给其他高优先级或独立触发的任务。
2. 计算SOCPRIORITY：要让SOC12-15为轮询，需要设置SOCPRIORITY=12（即SOC0-11为高优，SOC12-15为轮询）。
3. 配置Burst：使能Burst模式，选择CPU Timer2为触发源，设置突发长度为1（即每次触发转换2个SOC）。
4. 配置各个SOC：为SOC12-15分别分配通道和采样时间。

// 1. 使能并配置Burst模式 AdcaRegs.ADCBURSTCTL.bit.BURSTEN = 1; // 使能Burst模式 AdcaRegs.ADCBURSTCTL.bit.BURSTTRIGSEL = 3; // 触发源：CPU1 Timer 2 AdcaRegs.ADCBURSTCTL.bit.BURSTSIZE = 1; // 突发长度 = 1+1 = 2个转换 // 2. 设置优先级，使SOC12-15为轮询模式 AdcaRegs.ADCSOCPRIORITYCTL.bit.SOCPRIORITY = 12; // 3. 配置SOC12-SOC15的通道和采样时间（假设需要20个SYSCLK周期，ACQPS=19） AdcaRegs.ADCSOC12CTL.bit.CHSEL = 7; // SOC12 -> ADCIN7 AdcaRegs.ADCSOC12CTL.bit.ACQPS = 19; // 注意：此处的TRIGSEL在Burst模式下被忽略 AdcaRegs.ADCSOC13CTL.bit.CHSEL = 5; // SOC13 -> ADCIN5 AdcaRegs.ADCSOC13CTL.bit.ACQPS = 19; AdcaRegs.ADCSOC14CTL.bit.CHSEL = 2; // SOC14 -> ADCIN2 AdcaRegs.ADCSOC14CTL.bit.ACQPS = 19; AdcaRegs.ADCSOC15CTL.bit.CHSEL = 3; // SOC15 -> ADCIN3 AdcaRegs.ADCSOC15CTL.bit.ACQPS = 19;

执行过程推演：

• 初始状态：RRPOINTER=16（复位值），轮询序列中第一个是SOC12。
• 第一次Timer2触发：Burst模式激活。从RRPOINTER下一个（SOC12）开始，连续执行2个SOC：SOC12和SOC13。结果存入ADCRESULT12和ADCRESULT13。执行完后，RRPOINTER更新为13。下一个轮询SOC是SOC14。
• 第二次Timer2触发：从RRPOINTER下一个（SOC14）开始，连续执行2个SOC：SOC14和SOC15。结果存入ADCRESULT14和ADCRESULT15。执行完后，RRPOINTER更新为15。下一个轮询SOC是SOC12（因为15之后又绕回0，但0-11是高优，所以跳到12）。
• 第三次Timer2触发：又回到从SOC12开始，执行SOC12和SOC13。如此循环，实现了两组信号的交替采样。

关键限制：BURSTSIZE + 1的值必须小于或等于配置为轮询优先级的SOC数量。在上例中，轮询SOC只有12,13,14,15共4个，因此BURSTSIZE最大只能为3。如果设置为4或更大，Burst模式将无法正常工作，可能导致未定义的行为。

6.3 Burst模式的优势与典型应用

• 节省触发资源：仅需一个定时器或PWM触发，即可完成一组通道的扫描，无需为每个通道单独配置触发或使用软件循环。
• 确定性时序：Burst序列中的转换是连续、无间隔的（除了采样和转换本身的时间），这保证了通道间固定的采样时间差，对于需要计算相位差的应用（如三相电流采样）很重要。
• 简化软件：只需处理一个触发中断，在该中断中读取一整组结果寄存器即可。
• 典型应用：
  • 交替采样：如上述例子，用于两套传感器输入。
  • 分组扫描：在一个控制周期内，先快速扫描几个关键通道（如电流），再扫描一些慢速通道（如温度）。
  • 与高优先级配合：用高优先级SOC处理紧急保护信号（如过流），用Burst模式处理常规监控信号，互不干扰。

7. 常见问题、调试技巧与实战心得

在实际项目中配置和使用C2000 ADC，总会遇到一些坑。这里分享一些从调试中积累的经验。

7.1 采样时间（ACQPS）计算不准导致精度下降

问题现象：ADC读数不稳定，噪声大，或随输入信号阻抗变化而漂移。根因分析：这是最常见的问题。采样窗口时间不足，导致内部采样电容未能充分充电到输入电压。解决方案：

1. 精确计算：ACQPS = ceil(所需采样时间 / SYSCLK周期) - 1。所需采样时间需根据信号源输出阻抗（Rs）、ADC输入阻抗（详见数据手册中的Rin和Cin参数）以及目标精度（如12位需要0.5 LSB误差）来计算。TI提供了详细的公式和计算工具（如Analog Engineer‘s Calculator）。
2. 保守估计：在计算值基础上增加20%-50%的余量。SYSCLK周期时间也要用实际测量或最坏情况值。
3. 实测验证：输入一个稳定的直流电压，观察ADC结果的分布。如果分布范围超过几个LSB，很可能就是采样时间不足。

7.2 多SOC顺序执行时，最后一个转换结果未就绪就被读取

问题现象：在触发中断中读取所有结果寄存器，发现最后一个或几个通道的数据是旧的，或者全0。根因分析：ADC转换需要时间。从第一个SOC触发到最后一个SOC转换完成，有一个总延迟。如果中断服务程序（ISR）启动太早，可能最后一个转换还没结束。解决方案：

1. 使用EOC或中断精确定位：不要只依赖最初的触发信号来启动读取。可以为最后一个SOC（或任何一个SOC）配置在转换完成后产生EOC脉冲，并以此EOC触发中断或DMA。在这个中断中读取数据，保证所有转换已完成。
2. 软件延时：在触发事件后，增加一个基于CPU周期的短暂延时，确保最坏情况下的转换时间已过。这种方法不精确，但简单。
3. 查询状态位：在读取结果前，循环查询ADCINTFLG寄存器中对应SOC的完成标志位。

7.3 Burst模式与高优先级SOC同时触发时的行为混乱

问题现象：使能了Burst模式，也设置了高优先级SOC。当它们的触发几乎同时发生时，转换序列不符合预期。根因分析：对优先级仲裁逻辑理解不透彻。排查步骤：

1. 确认SOCPRIORITY设置是否正确，明确哪些SOC是高优先级。
2. 理解RRPOINTER的当前值。它指向上一次完成转换的SOC，而不是正在转换的。
3. 记住规则：高优先级SOC永远优先。Burst序列只在没有高优先级SOC等待时，才会在轮询SOC中按RRPOINTER规则选取连续的几个执行。
4. 在调试时，可以先将高优先级SOC的触发暂时禁用，单独测试Burst模式是否正常工作。

7.4 参考电压噪声导致转换值跳动

问题现象：即使输入电压绝对稳定，ADC读数仍有低频或周期性的跳动。根因分析：VREFHI引脚上的噪声被直接引入了转换基准。这可能是电源纹波、数字开关噪声耦合或去耦电容不当引起的。解决方案：

1. 硬件上：确保VREFHI引脚有足够且靠近管脚的钽电容或陶瓷电容（按数据手册推荐值）。使用独立的LDO为模拟部分（VDDA）供电，并与数字电源（VDD）进行良好的LC滤波隔离。在PCB布局上，将模拟电源和地路径与数字部分严格分开。
2. 软件上：如果使用内部参考，确保在上电初始化序列中正确调用了ADC_setVREF()函数来加载校准值。可以尝试对采样结果进行软件滤波（如移动平均）。

7.5 寄存器配置的时机问题

问题陷阱：在ADC转换进行过程中，动态修改某些关键寄存器（如ADCSOCxCTL、ADCBURSTCTL）可能导致不可预知的行为，甚至硬件错误。最佳实践：

• 在系统初始化阶段，完成所有ADC模块（时钟、参考源、SOC、Burst、中断）的配置。
• 在使能ADC模块或开始触发转换之前，再次检查所有配置寄存器。
• 如果运行时必须修改配置（如切换采样通道），应先停止触发源（如停止定时器），等待当前所有转换完成（查询所有SOC标志位已清除），再修改寄存器，最后重新使能触发。

调试ADC时，示波器是你的好朋友。可以测量ADCINx引脚在采样时刻的电压波形，看其是否在采样窗口内稳定到了预期值。也可以测量ePWM的ADCSOCx信号与ADC采样启动之间的延时，验证同步性。把复杂的SOC、Burst、优先级逻辑画在纸上，一步步推导，往往比盯着代码看更有效。