TI EDMA3TC寄存器深度解析：从配置到调试的实战指南-平芜编程栈

1. 项目概述：从寄存器手册到实战配置

如果你正在基于TI的高性能处理器（比如C6000系列DSP或Sitara系列MPU）开发嵌入式应用，尤其是涉及高速数据流处理，比如图像采集、音频编解码或网络包转发，那你一定绕不开EDMA3。这个增强型直接内存访问控制器是解放CPU、实现高效并行处理的关键。但说实话，第一次打开那份动辄上千页的技术参考手册（TRM），看到密密麻麻的寄存器列表时，很多人都会感到无从下手。手册给了我们一份详尽的“零件清单”，比如TCCFG、TCSTAT、ERRSTAT这些寄存器，每个字段都有定义，但它没告诉你，在实际的驱动开发或调试中，这些寄存器是如何联动、如何影响传输行为，以及出了问题该怎么顺藤摸瓜地排查。

我处理过不少因为EDMA3配置不当导致的系统瓶颈或数据错误问题。很多时候，问题根源不在于你不知道某个寄存器位是干嘛的，而在于你没理解这些寄存器在控制器内部状态机中的角色，以及它们之间的因果关系。这份手册节选，就像一张没有标注连接线的电路图，我们需要做的是把它还原成一个可运行、可调试的系统。因此，这篇内容不会是对手册的简单翻译，而是结合我这些年调试EDMA3的经验，带你深入EDMA3传输控制器（EDMA3TC）的寄存器世界。我们会聚焦于如何配置、如何解读状态，以及最关键的一环——当传输出现异常时，如何利用错误处理寄存器快速定位问题。我会把手册里干巴巴的表格，变成一套可以“抄作业”的配置流程和问题排查指南。

2. EDMA3TC寄存器全景与核心设计思路

在深入每个寄存器之前，我们必须先建立对EDMA3TC寄存器架构的整体认知。手册中的Table 16-61列出了所有内存映射寄存器，但它们的组织并非随意堆砌，而是紧密贴合EDMA3TC内部的三级流水线结构：程序寄存器集（Program Set）、源活动寄存器集（Source Active Set）和目的FIFO寄存器集（Destination FIFO Set）。理解这一点，是看懂所有寄存器的前提。

2.1 寄存器分类与三级流水线对应关系

EDMA3TC的工作流程，可以想象成一个高效的生产线。程序寄存器集是“生产计划接收站”，由EDMA3通道控制器（EDMA3CC）写入传输请求（TR）的参数。源活动寄存器集是“原料抓取工位”，负责发起读操作，从源地址读取数据。目的FIFO寄存器集是“装配与发货工位”，负责将数据写入目的地址。一个TR从被提交到完成，会依次流经这三个阶段。

全局配置与状态寄存器：这类寄存器作用于整个TC，与具体的传输通道无关。
- REVID (0h)：只读的版本标识寄存器。这在驱动初始化时非常有用，可以用来校验硬件版本，确保软件与硅版本兼容。例如，某些芯片的修订版可能修复了早期版本的Errata（勘误），你的驱动可能需要根据不同的REVID值采取不同的工作区。
- TCCFG (4h)：只读的配置寄存器。它告诉你这个TC的“先天能力”，比如总线宽度（BUSWIDTH）是32位还是64位，目的寄存器FIFO深度（DREGDEPTH）是几级，内部FIFO大小（FIFOSIZE）是多少。这些是硬件决定的，软件只能读取，无法修改。在设计传输参数（如ACNT字节数）时，必须考虑FIFO宽度（FWID）与总线宽度的匹配，否则可能无法发挥最大性能。
- TCSTAT (100h)：只读的通道状态寄存器。这是你实时监控TC工作状态的仪表盘。PROGBUSY告诉你“计划接收站”是否空闲；SRCACTV显示“原料抓取工位”是否在忙；DSTACTV则指示“装配工位”里堆积了多少个待处理的TR（0-4个）。调试时，如果传输卡住，首先就应该查看TCSTAT，看流水线在哪个环节停滞了。
- 错误处理寄存器组（120h-130h）：包括ERRSTAT, ERREN, ERRCLR, ERRDET, ERRCMD。这是一套完整的错误检测、报告和清除机制。我习惯把它们看作TC的“黑匣子”或“诊断系统”。当传输发生总线错误、地址错误或参数错误时，这套系统会记录错误类型、详情，并可触发中断通知CPU。
通道相关寄存器：这些寄存器与上述三级流水线一一对应，用于调试和观察。
- 源活动寄存器组（240h-25Ch）：以SA为前缀，如SAOPT、SASRC、SACNT等。它们反映了当前正在执行读操作的那个TR的实时状态。例如，SACNT中的ACNT和BCNT会随着数据读取而递减，你可以看到还剩多少数据待读。
- 目的FIFO寄存器组（300h-3D4h）：以DF为前缀，如DFOPT0、DFSRC0、DFCNT0等。每个FIFO条目都有一套独立的寄存器（DFOPT0/1/2/3...）。它们反映了排队等待或正在执行写操作的TR的状态。DSTACTV字段的值，就对应了有多少组DFOPTn/DFCNTn寄存器是有效的。

一个关键的心得：程序寄存器集是对用户不可见的，EDMA3CC直接通过内部接口对其编程。我们能访问的SA和DF寄存器都是只读的“观察窗口”。这种设计保证了编程接口的简洁和安全，同时为高级调试留下了抓手。当你发现传输数据不对时，通过读取SASRC和DFDSTn，可以核对地址是否如预期般递增；通过查看SACNT和DFCNTn，可以判断传输是否卡在了中间状态。

2.2 内存映射与访问注意事项

手册中只给出了寄存器的偏移地址（Offset），例如TCCFG的偏移是4h。要访问它们，你必须知道你所使用的具体芯片型号中，EDMA3TC0、TC1等控制器的基地址（Base Address）。这个信息在芯片的数据手册（Data Manual）或技术参考手册的存储器映射章节中。例如，假设TC0的基地址是0x01C0 0000，那么TCCFG寄存器的完整物理地址就是0x01C0 0000 + 0x4 = 0x01C0 0004。

在编程访问时，有几点需要特别注意：

对齐访问：这些寄存器通常是32位对齐的。使用C语言编程时，应将其定义为volatile unsigned int*指针，并确保访问的地址是4字节对齐的，以避免产生硬件异常。
保留位（Reserved）：对于标记为“Reserved”的位域，必须严格遵守手册要求。读取时应忽略其值，写入时必须保持其复位值（通常为0）。随意写入保留位可能导致不可预测的行为。
调试接口：在实际产品中，可能通过JTAG或芯片的调试模块来访问这些寄存器。在编写调试脚本或工具时，清楚寄存器的布局能极大提升效率。

3. 核心功能寄存器深度解析与配置实战

了解了全景，我们就可以深入核心寄存器，看看如何让它们为我们所用。这里我会把手册中的字段描述转化为具体的配置步骤和场景分析。

3.1 传输控制核心：OPT类寄存器详解

SAOPT和DFOPTn寄存器是传输请求的“大脑”，决定了单次传输的核心行为。它们的结构完全相同，只是SAOPT对应源活动集（读侧），DFOPTn对应目的FIFO集（写侧）。我们以SAOPT为例进行拆解。

关键字段配置指南：

传输完成码（TCC, bits 17-12）：这是一个6位的代码（0-63）。当一次传输（可能是整个TR，也可能是链式传输中的一个环节）完成时，这个代码会被用来设置EDMA3CC中的相应中断标志。这是连接TC传输完成事件与CPU中断服务例程（ISR）的桥梁。你需要为不同的传输通道或任务分配唯一的TCC码，以便在中断中区分是哪个传输完成了。
注意：TCC码的分配需要全局规划，��免冲突。例如，你可以规定音频输入DMA使用TCC=0，图像处理DMA使用TCC=1。
传输完成中断使能（TCINTEN, bit 20）：此位置1，当该TR对应的传输完成时，才会根据TCC码在EDMA3CC中产生中断事件。如果只希望进行链式传输而不通知CPU，则可以禁用此位。
传输完成链使能（TCCHEN, bit 22）：这是EDMA3高级功能——链式传输（Chaining）的开关。置1后，当本次传输完成时，会自动触发一次EDMA3CC内部的事件，用于链接到下一个参数集，实现自动化的多批次数据传输，无需CPU干预。这在处理大块数据（如图像的一行行传输）时极其高效。
源/目标地址模式（SAM/DAM, bits 0 and 1）：
- 0 (INCR)：递增模式。每传输一个元素（元素宽度由FWID决定），地址自动增加。这是最常见的数据块搬移模式。
- 1 (CONST)：常量地址模式。地址在达到FIFO宽度后会回绕到数组起始地址。这是实现“乒乓”缓冲或循环缓冲区的关键。例如，从一个ADC的固定数据寄存器（源地址恒定）读取数据到内存的不同位置，就需要将SAM设为CONST。
FIFO宽度（FWID, bits 10-8）：这个字段仅在SAM或DAM为CONST模式时有效。它定义了“数组”的宽度，即地址在回绕前可以递增的范围。必须与总线访问宽度和实际数据端口宽度匹配。例如，从一个32位宽的FIFO外设读取数据，FWID应设置为2（代表32位）。
传输优先级（PRI, bits 6-4）：手册提到，在该架构中，TC的优先级由芯片级系统配置模块控制，而非此寄存器。因此，对于大多数应用，这个字段是只读的，反映了当前的硬件优先级配置，软件无需设置。

配置示例场景：假设我们需要配置一个从外设FIFO（源地址固定）到内存的传输，传输完成后触发CPU中断。

// 假设 param 是指向 PaRAM 配置结构的指针 param->opt = 0 | (0x1 << 20) // TCINTEN = 1， 使能传输完成中断 | (0x0 << 22) // TCCHEN = 0， 不使能链式（本例单次传输） | (0x05 << 12) // TCC = 5， 分配完成码为5 | (0x2 << 8) // FWID = 2 (32-bit)， 因为外设是32位接口 | (0x1 << 0); // SAM = 1 (CONST)， 源地址为常量模式 // DAM 默认为 0 (INCR)，目标地址在内存中递增

这个配置告诉EDMA3TC：这是一个源地址固定的传输，使用32位宽度，完成后通过TCC=5上报中断。

3.2 状态监控与流程诊断：TCSTAT寄存器实战解读

TCSTAT寄存器是你诊断传输流程健康度的第一工具。它不是用来配置的，而是用来观察的。我们逐位分析其诊断价值：

PROGBUSY (bit 0)：程序集忙标志。为1表示EDMA3CC正在向TC提交一个新的TR，此时不应修改该通道的PaRAM。为0表示程序集空闲，可以接受新配置。在动态更新PaRAM（例如链接操作）之前，检查此位为0是一个好习惯，可以避免配置冲突。
SRCACTV (bit 1)：源活动集忙标志。为1表示TC正在从源地址读取数据。如果一次传输长时间卡在此状态，可能意味着源端（如DDR或外设）响应缓慢或出现错误。
WSACTV (bit 2)：写状态激活标志。为1表示还有已发出的写命令未收到完成状态。这是判断写操作是否真正完成的关键。即使传输计数器归零，如果WSACTV仍为1，说明数据可能还在总线或外设的缓冲中，未最终落盘。
DSTACTV (bits 6-4)：目的FIFO激活状态。这是一个3位字段，值从0到7，表示当前有多少个TR正在目的FIFO中排队等待或正在执行写操作。如果DREGDEPTH配置为4，那么此字段最大有效值为4。如果发现传输请求没有被及时处理，可以查看此字段是否为满（例如4），这可能是由于目的端（如另一个外设或内存带宽不足）吞吐量跟不上，导致FIFO堵塞。

调试案例：在一次视频帧搬运中，发现偶尔会丢帧。通过监控TCSTAT发现，在丢帧发生时，DSTACTV经常长时间为4（满），而WSACTV也为1。这表明数据写入速度跟不上读取速度。进一步排查，发现是目的内存区域（DDR）的访问优先级较低，被其他主设备（如CPU）频繁抢占。解决方案是通过芯片级的系统配置，提升了EDMA3TC访问该内存路径的仲裁优先级，问题得以解决。

3.3 性能调优关键：RDRATE寄存器的理解与应用

RDRATE寄存器是一个容易被忽略但影响巨大的性能调优旋钮。它控制读命令之间的空闲周期数。手册中的例子很明确：如果设置为4，那么读命令之间会有32个EDMA3TC周期（注意，一个周期可能不等于一个CPU时钟周期）的间隔。

为什么要设置读速率？

共享资源仲裁：源端内存或外设可能被多个主设备（如多个EDMA3TC、CPU、其他加速器）共享。如果EDMA3TC以最高速率疯狂发起读请求，可能会独占总线，导致其他主设备饿死，影响系统整体实时性。通过RDRATE适当降低读速率，可以为其他请求留出仲裁窗口。
匹配慢速外设：某些外设（如低速ADC、I2C）的数据就绪速率很慢。如果EDMA3TC的读请求快于外设产生数据的速度，会产生大量错误或等待，浪费带宽。设置合适的RDRATE可以让读请求与外设节奏同步。
电源管理：降低数据传输的突发性，有助于平滑系统功耗，避免因瞬时高带宽需求导致的电压跌落和性能不稳定。

配置建议：

默认值（0）：在源端是高性能内存（如DDR），且没有其他高优先级竞争者时使用，以获得最大吞吐量。
经验值：对于访问片上共享SRAM或慢速外设，可以从一个较小的值（如1，代表4个周期间隔）开始测试，观察系统稳定性和整体性能，再进行调整。
重要警告：手册特别强调，RDRATE的值在应用中是静态的，应在初始化时设定，不建议在传输过程中动态修改。因为动态修改可能破坏TC内部命令队列的时序，导致不可预知的行为。

4. 错误处理机制深度剖析与故障排查实战

EDMA3TC的错误处理机制是其可靠性的基石。它不仅能报告错误，还能保存错误发生时的关键上下文，这对于调试复杂的数据损坏问题至关重要。这套机制围绕几个寄存器协同工作。

4.1 错误检测与状态报告：ERRSTAT & ERRDET

当错误发生时，ERRSTAT寄存器中的相应位会被硬件置1。

BUSERR (bit 0)：总线错误。这是最常见的一类错误，表示在读取源地址或写入目的地址时，总线返回了错误响应（如访问了非法地址、权限不足、从设备无响应超时等）。一旦此位置1，你必须去读取ERRDET寄存器获取详细信息。
TRERR (bit 2)：传输请求错误。表示EDMA3CC提交给TC的TR本身有问题。最常见的原因有两个：一是在常量地址模式（SAM或DAM=1）下，传输的字节数（ACNT）不是FIFO宽度（FWID）的整数倍，违反了对齐规则；二是ACNT或BCNT被错误地配置为0。
MMRAERR (bit 3)：内存映射寄存器地址错误。这通常是由于软件bug，试图访问一个TC寄存器空间中不存在的偏移地址。

ERRDET寄存器是错误诊断的“黄金档案��。当BUSERR发生时，它会锁存错误时刻的关键信息：

STAT (bits 3-0)：事务状态码。这是最核心的信息，直接来自总线的错误响应。
- 1h/9h：读/写地址错误。检查源或目的地址是否有效、是否对齐。
- 2h/Ah：读/写权限��误。检查当前EDMA3TC发起的访问（其权限由SAMPPRXY/DFMPPRXYn中的PRIV/PRIVID定义）是否有权访问该内存区域。
- 3h/Bh：读/写超时错误。目标从设备未在预期时间内响应。可能是目标设备忙、时钟域不同步或物理连接问题。
- 4h/Ch：读/写数据错误。数据在传输过程中出现校验错误等。
TCC (bits 13-8)：发生错误的传输所对应的TCC码。这让你立刻知道是哪个任务出了错。
TCINTEN & TCCHEN (bits 16, 17)：发生错误的传输其中断和链使能状态。这有助于判断错误是否会影响后续的链式操作或中断产生。

4.2 错误中断管理与清除：ERREN, ERRCLR, ERRCMD

错误报告的目的是让CPU知道。ERREN寄存器就是错误中断的“总开关”。

默认情况下，所有错误中断都是关闭的（复位值为0）。在初始化EDMA3TC后，建议根据应用需要使能相关错误中断。例如，在开发阶段，可以同时使能BUSERR、TRERR和MMRAERR，以便捕获任何潜在问题。在产品阶段，可能只使能BUSERR用于关键错误恢复。
设置方法：直接向ERREN的对应位写1。例如，*(volatile unsigned int*)(tc_base + 0x124) = 0x0000000B;可以同时使能bit 0,1,3（注意bit 1是保留位，应写0，实际是使能了BUSERR和MMRAERR）。

当错误中断触发，你在ISR中处理完毕后，必须清除错误标志，否则中断会持续触发。

ERRCLR寄存器用于清除ERRSTAT中的标志位。向某位写1即可清除ERRSTAT中的对应位。
一个至关重要的区别：清除BUSERR位（bit 0）会同时清除ERRSTAT和ERRDET寄存器。而清除TRERR或MMRAERR位，只会清除ERRSTAT中的标志，ERRDET寄存器内容保持不变。这意味着，对于总线错误，你必须在清除BUSERR之前读取ERRDET，否则错误详情会丢失。对于TRERR，由于ERRDET不记录其详情，直接清除即可。
ERRCMD寄存器只有一个有效位EVAL。向该位写1会强制评估当前ERRSTAT的状态，如果任何错误位为1，则会脉冲式地触发一次错误中断线。这在某些需要手动测试错误中断路径的场景下有用，日常应用较少使用。

4.3 错误排查流程与实战案例

结合以上寄存器，我们可以形成一套标准化的错误排查流程：

捕获中断：CPU进入EDMA3TC错误中断服务程序。
读取ERRSTAT：确定错误类型（BUSERR, TRERR, MMRAERR）。
读取ERRDET（仅对BUSERR）：获取详细的STAT码、TCC、权限信息。
分析根源：
- 如果是地址/权限错误：检查产生此TCC传输的PaRAM中的源地址（SRC）、目的地址（DST）配置，以及系统内存保护单元的设置。确认SAMPPRXY/DFMPPRXYn中的PRIV/PRIVID是否与目标内存区域的访问权限匹配。
- 如果是超时错误：检查目标外设的时钟、复位状态，以及互联总线是否正常。可能是外设驱动未正确初始化。
- 如果是TRERR：检查PaRAM中的ACNT、BCNT是否为0；如果使用了常量地址模式，检查ACNT是否是FWID所代表字节数的整数倍。
清除错误：根据错误类型，向ERRCLR相应位写1。对于BUSERR，确保已读完ERRDET。
恢复处理：根据错误性质，决定是重新提交传输、报告错误还是进行其他恢复操作。

实战案例：在一个雷达信号处理系统中，EDMA3负责将ADC数据搬入处理核心的本地存储器。系统运行一段时间后，随机出现数据错乱。启用错误中断后，捕获到BUSERR，ERRDET显示STAT=Ch（写数据错误），TCC=10。这表明TCC=10对应的传输在写入目的端时发生了数据错误。进一步检查，发现该目的地址位于一个通过芯片互连网络访问的远端从设备上。排查硬件链路，发现由于PCB布线过长且未做好阻抗匹配，在高温下出现了信号完整性劣化，导致偶发性数据误码。通过优化PCB设计和加强散热解决了该问题。

5. 高级调试技巧与性能优化实践

掌握了寄存器的基本操作和错误处理，我们可以更进一步，利用这些寄存器进行高级调试和性能优化。

5.1 利用SA和DF寄存器进行实时状态跟踪

在复杂的链式传输或乒乓缓冲应用中，仅靠完成中断有时难以定位问题。此时，SA和DF寄存器组提供了无与伦比的实时洞察能力。

跟踪传输进度：在传输过程中，通过周期性读取SACNT（ACNT,BCNT）和DFCNTn，你可以精确知道还有多少字节待读取、待写入。这可以用来实现基于进度的软件超时机制，或者估算传输剩余时间。
验证地址生成逻辑：对于复杂的二维、三维传输，地址计算容易出错。你可以通过读取SASRC和SASRCBREF来观察源地址的实际递增过程。SASRCBREF保存了当前正在读取的数组的起始地址，而SASRC则是实时递增的当前读地址。对比它们，可以验证BIDX等参数是否配置正确。
诊断FIFO堆积：通过TCSTAT.DSTACTV结合查看DFOPT0~DFOPT3，可以知道目的FIFO中每个排队TR的优先级（PRI）、TCC等信息。如果发现低优先级的TR长期堵塞在高优先级TR后面，可能需要调整队列优先级或优化调度策略。

5.2 内存保护与权限管理：MPPRXY寄存器

SAMPPRXY和DFMPPRXYn寄存器涉及系统安全。它们存储了提交此TR的“主机”（通常是某个CPU核或主设备）的权限等级（PRIV）和权限ID（PRIVID）。当EDMA3TC代表该主机去访问内存或外设时，目标端的内存保护单元（MPU/MMU）会检查这些权限属性。

配置：通常，这些寄存器不是由EDMA3驱动直接设置的，而是在EDMA3CC提交TR时，根据发起请求的CPU主机的身份自动填充的。你需要确保在系统层面，为EDMA3TC配置了正确的代理ID和权限。
调试：当出现权限错误（ERRDET.STAT = 2h/Ah）时，检查ERRDET中锁存的TCINTEN和TCCHEN旁边的权限位（虽然ERRDET未直接给出PRIV/PRIVID，但错误源于此），并核对系统内存保护配置，确保EDMA3TC被允许以该权限访问目标地址空间。

5.3 性能优化考量

FIFO深度与吞吐量：TCCFG.DREGDEPTH决定了目的FIFO能缓存多少个TR。更深的FIFO可以更好地吸收目的端访问的延迟，提升整体吞吐率，尤其是在处理大量小规模TR时。但这也意味着更高的硬件资源开销。
总线宽度匹配：TCCFG.BUSWIDTH是硬件固定的。在配置PaRAM时，应尽量让传输的“元素”大小与总线宽度对齐（例如，64位总线上进行32位访问效率减半），并合理使用FWID，以最大化总线利用率。
优先级与仲裁：虽然TC的优先级可能在芯片级设定，但理解你所用芯片的互联架构至关重要。确保高实时性要求的EDMA3传输路径（如音频、视频）被分配到高优先级的TC，并且该TC到目标内存的路径上仲裁优先级足够高。
RDRATE的精细调节：在多主设备竞争的系统里，不要一味追求最大RDRATE。通过性能分析工具（如TI的System Analyzer）监控总线利用率和延迟，微调RDRATE，找到系统整体性能最优的平衡点，避免EDMA3TC饿死其他关键主设备（如显示控制器）。

6. 常见问题排查速查与实操心得

最后，我将手册末尾的调试清单与寄存器知识结合，整理成一份更贴近实战的排查指南，并分享一些手册上不会写的“坑”。

6.1 问题排查速查表

现象	可能原因	排查步骤（寄存器视角）
传输完全不启动	1. 事件未使能（EER）。 2. 通道被Secondary Event (SER) 阻塞。 3. PaRAM配置错误（如地址无效）。	1. 检查EDMA3CC的EER寄存��。 2. 检查EDMA3CC的SER/ER寄存器，看事件是否被标记为错误或二次事件。 3. 检查TCSTAT.PROGBUSY，确保TC可接受新TR。 4. 提交一个简单TR测试，并监控TCSTAT.SRCACTV是否变为1。
传输中途停止，未完成	1. 总线错误（BUSERR）。 2. 传输请求错误（TRERR）。 3. 链式传输链接错误。	1.首要步骤：读取ERRSTAT寄存器。 2. 若BUSERR=1，读取ERRDET，根据STAT码排查地址、权限、超时或数据错误。 3. 若TRERR=1，检查PaRAM中ACNT/BCNT是否为0，或CONST模式下的对齐问题。 4. 检查TCSTAT.WSACTV，确认所有写操作是否已完成。
完成中断未触发	1. OPT中TCINTEN未使能。 2. EDMA3CC中IER未使能对应TCC。 3. 中断控制器未使能。 4. 中断标志未清除（IPR）。	1. 检查SAOPT/DFOPTn中的TCINTEN位。 2. 检查EDMA3CC的IER寄存器，确认对应TCC位已使能。 3. 检查芯片全局中断控制器配置。 4.在ISR中，必须读取并清除IPR中对应的位。
数据传输错误（内容不对）	1. 源/目的地址配置错误。 2. BIDX/SRCBIDX等索引计算错误。 3. 常量/增量模式（SAM/DAM）设置错误。	1. 在传输过程中，读取SASRC和DFDSTn，观察地址递增是否符合预期。 2. 核对SABIDX寄存器中的SRCBIDX值。 3. 确认SAM/DAM设置与硬件FIFO行为是否匹配。
性能不达预期	1. 总线竞争激烈。 2. 传输参数未对齐。 3. RDRATE设置不当。	1. 使用性能分析工具监控总线利用率。 2. 确保ACNT是总线宽度和FWID的整数倍。 3. 尝试调整RDRATE，观察对整体系统性能的影响。

6.2 实操心得与避坑指南

初始化顺序很重要：在配置任何传输之前，先读取TCCFG和REVID，了解硬件能力。然后，建议在初始化阶段就使能ERREN寄存器的主要错误中断，特别是BUSERR，这样可以在开发早期捕获配置错误。
清除中断标志的时机：对于传输完成中断，一定要在ISR中，处理完数据后，再清除IPR中的标志位。对于错误中断，在读取完所有必要的诊断信息（尤其是ERRDET）后，再清除ERRSTAT。
“NULL参数集”陷阱：手册调试清单提到了一个经典问题：当使用链式传输或QDMA，并在传输结束后将PaRAM链接到一个全零的“NULL”参数集时，如果此时还有事件触发，会导致SER被置位，从而阻塞该通道。解决方案：在链接到NULL集之前，确保不会有新的事件产生（例如，禁用外设的事件触发），或者先清除SER，再重新使能事件。
调试利器：寄存器脚本化读取：在调试复杂问题时，编写一个简单的脚本（可以通过JTAG或调试代理），定期将所有关键的TC寄存器（TCSTAT, ERRSTAT, SA组, DF组） dump出来，保存为日志。对比传输正常和异常时的寄存器快照，差异点往往就是问题的根源。
理解“只读”的含义：SA和DF寄存器组是只读的，它们反映的是TC内部状态。试图写入它们不会改变传输行为，但可能会引发MMRAERR。配置传输的唯一途径是通过EDMA3CC正确设置PaRAM。