C2000 DSP ePWM模块深度解析：从寄存器配置到电机控制实战-平芜编程栈

1. ePWM模块核心架构与设计哲学

在嵌入式电机控制和功率转换领域，生成一个精准、稳定且灵活的PWM波形，远不止是简单地开启一个定时器。它涉及到周期与占空比的精确协调、多路输出的同步与互补、硬件死区的插入、故障的即时响应，以及如何以最小的CPU干预实现复杂的调制策略。德州仪器C2000系列DSP中的增强型PWM模块，正是为应对这些工业级挑战而设计的。与许多微控制器上基础的PWM外设不同，ePWM采用了一种高度模块化、正交化的设计思想。

所谓“正交化”，你可以理解为每个ePWM通道都是一个功能完整、资源独立的单元。一个ePWMx模块（例如ePWM1）包含一对互补或独立的输出（EPWMxA和EPWMxB），并且拥有自己专属的时基计数器、比较器、动作限定器、死区发生器等一系列子模块。这种设计带来的最大好处是“透明性”和“灵活性”。开发者可以清晰地理解信号从时基计数器开始，如何一步步经过各个处理环节，最终变为引脚上的高低电平。同时，各个模块之间通过标准化的内部信号（如CTR=PRD, CTR=CMPA）进行通信，耦合度低，配置起来逻辑清晰。

更重要的是，这些独立的ePWM模块可以通过硬件同步链（EPWMxSYNCI和EPWMxSYNCO）串联起来。例如，你可以将ePWM1的同步输出连接到ePWM2的同步输入，这样ePWM2的计数器就可以与ePWM1的计数器在特定时刻（如计数器归零时）保持严格的相位关系。这对于需要多相PWM的应用（如三相逆变器、交错式Boost电路）至关重要，可以确保各相之间精确的移相角度，避免因软件干预带来的时序抖动。

模块内部的核心数据流可以这样理解：时基子模块的计数器（TBCNT）像是一个节拍器，它按照设定的频率和模式（递增、递减或增减）循环计数。这个计数器的值会实时与两个关键的寄存器进行比较：周期寄存器（TBPRD）和比较寄存器（CMPA/CMPB）。当“节拍”打到特定位置时（比如TBCNT等于CMPA），就会产生一个“事件”。这个事件本身并不直接改变输出引脚的状态，它只是一个触发器。真正决定引脚是拉高、拉低还是翻转的，是“动作限定器”子模块。开发者可以预先配置好规则，例如：“当TBCNT等于CMPA时，将EPWMxA置高；当TBCNT等于TBPRD时，将EPWMxA拉低”。如此一来，一个简单的边沿对齐PWM波形就生成了。后续的死区、故障保护、事件触发中断等模块，都是在这个清晰的主干上添加的增强功能。

1.1 为何需要如此复杂的PWM模块？

你可能会问，一个简单的定时器加比较器不也能输出PWM吗？对于LED调光这类简单应用，确实可以。但面对电机驱动和数字电源，情况就复杂得多：

精度与分辨率：电机控制需要高精度的电压矢量合成，数字电源需要精确的占空比来调节输出电压。ePWM的计数器通常是16位，配合预分频，可以在很高的系统时钟下实现纳秒级的时间分辨率。部分型号还支持高分辨率PWM扩展，通过微边沿定位技术，将分辨率再提升一个数量级。
实时性与可靠性：在逆变桥中，上下桥臂的驱动信号必须绝对避免“直通”（即同时导通），否则会瞬间烧毁功率管。ePWM的死区发生器能由硬件自动在互补信号的边沿插入可编程的死区时间，这个操作是硬件实时完成的，没有任何软件延迟，可靠性极高。
系统安全性：功率电路随时可能发生过流、过压、过热等故障。ePWM的故障保护子模块允许将外部故障信号直接连接到专用引脚。一旦故障发生，硬件会在纳秒级时间内强制PWM输出进入预设的安全状态（如全部拉低或高阻），这个响应速度是软件中断处理无法比拟的。
降低CPU负担：通过事件触发子模块，可以配置PWM周期中断、比较匹配中断等，并且可以设置每N个事件才产生一次中断。这样，CPU无需频繁查询计数器状态，只需在必要时（如需要更新占空比时）被唤醒，大大提升了系统效率，使得CPU有更多资源执行复杂的控制算法（如FOC）。

因此，深入理解ePWM的寄存器级配置，不仅仅是学习如何配出一个波形，更是掌握如何构建一个高效、可靠、实时的数字功率控制系统的基石。接下来，我们将深入最核心的时基与比较模块，看看寄存器是如何具体操控这些行为的。

2. 时基子模块：PWM的心脏与节拍器

时基子模块是整个ePWM运作的节奏之源。它定义了PWM波形的根本属性——频率和相位。理解它的配置，是驾驭ePWM的第一步。

2.1 核心寄存器组与时钟链

时基子模块由一组关键寄存器控制，其内存映射通常从每个ePWM实例的基地址开始：

寄存器缩写	全称	偏移地址	影子寄存器	核心功能
TBCTL	Time-Base Control Register	0x0000	否	全局控制：计数模式、时钟分频、同步使能、相位控制方向等。
TBSTS	Time-Base Status Register	0x0002	否	状态标志：仅包含计数器上溢标志`CTRMAX`。
TBPHS	Time-Base Phase Register	0x0006	否	相位寄存器。设定本模块计数器相对于同步信号的初始值，用于多模块移相。
TBCNT	Time-Base Counter Register	0x0008	否	计数器当前值。16位寄存器，实时反映计数器的值，软件可读写，常用于调试。
TBPRD	Time-Base Period Register	0x000A	是	周期寄存器。决定PWM的周期/频率，是核心参数之一。

时钟信号链是这一切的基础。系统时钟SYSCLKOUT首先经过两级预分频器：高位分频器HSPCLKDIV和低位分频器CLKDIV，两者均在TBCTL寄存器中配置。分频后的时钟称为时基时钟TBCLK，它是计数器TBCNT每个计数 tick 的实际时间单位。计算公式为：TBCLK = SYSCLKOUT / (HSPCLKDIV * CLKDIV)例如，若SYSCLKOUT = 100 MHz，HSPCLKDIV设为2分频，CLKDIV设为1分频（即不分频），则TBCLK = 100MHz / 2 = 50MHz，周期为20ns。TBCLK的频率直接决定了PWM时间分辨率的上限。

2.2 计数模式与PWM周期计算

TBCTL寄存器中的CTRMODE位域决定了计数器TBCNT的三种工作模式，这也是PWM波形对称性的根源：

递增计数模式：CTRMODE = 0
- 行为：计数器从0开始，每个TBCLK周期加1，直到等于TBPRD值，然后在下一个时钟沿立即复位到0，并重新开始递增。
- 波形特征：产生非对称PWM波形。波形事件（如比较点）只发生在计数器递增的过程中。这种模式简单，适用于单路PWM输出。
- 周期公式：PWM_Period = (TBPRD + 1) * T_TBCLK。这里+1是因为计数器从0计数到TBPRD，总共经历了TBPRD+1个计数值。PWM_Frequency = 1 / PWM_Period。
递减计数模式：CTRMODE = 1
- 行为：计数器从TBPRD值开始，每个TBCLK周期减1，直到等于0，然后在下一个时钟沿立即重载为TBPRD值，并重新开始递减。
- 波形特征：同样产生非对称PWM，但事件发生在递减过程中。实际应用较少，但某些特殊调制方式可能会用到。
- 周期公式：与递增模式相同，PWM_Period = (TBPRD + 1) * T_TBCLK。
递增-递减计数模式：CTRMODE = 2
- 行为：计数器从0开始递增至TBPRD，然后立即转向递减至0，如此循环。在波峰（TBPRD）和波谷（0）处不延迟，立即转向。
- 波形特征：产生对称PWM波形。这是电机控制和数字电源中最常用的模式。因为波形关于中心对称，其谐波特性更好，有利于减少电磁干扰。在这种模式下，一个PWM周期内，计数器会经过比较值两次（一次递增，一次递减），这为生成复杂的中心对齐波形提供了可能。
- 周期公式：PWM_Period = 2 * TBPRD * T_TBCLK。注意这里没有+1，因为一个完整的周期包含了从0到TBPRD再回到0的过程，总计2 * TBPRD个 tick。

配置示例：假设我们需要一个20kHz的对称PWM，系统时钟为100MHz，预分频设置为HSPCLKDIV=1,CLKDIV=1，即TBCLK=100MHz。

T_TBCLK = 1 / 100MHz = 10ns
目标周期T_pwm = 1 / 20kHz = 50us
代入对称模式公式：TBPRD = T_pwm / (2 * T_TBCLK) = 50us / (2 * 10ns) = 2500
将十进制2500转换为十六进制0x09C4，写入TBPRD寄存器。

注意：TBPRD寄存器有影子寄存器。默认情况下（TBCTL[PRDLD]=0），我们写入的是影子寄存器。影子寄存器的值只有在计数器TBCNT归零的瞬间才会被加载到“活动寄存器”中生效。这确保了在PWM周期中间更新占空比或频率时，不会产生毛刺或半个周期的畸形波形。这是一种重要的硬件保护机制。如果你希望写入立即生效，需将TBCTL[PRDLD]设为1（立即加载模式），但在动态调整频率时需格外小心。

2.3 同步与相位控制：多模块协同的关键

这是ePWM架构的精髓之一。每个ePWM模块都有一个同步输入EPWMxSYNCI和一个同步输出EPWMxSYNCO。它们像链条一样将多个模块连接起来。

同步输入：当模块使能同步（TBCTL[PHSEN]=1）后，在检测到EPWMxSYNCI脉冲上升沿的瞬间，模块的计数器TBCNT会被立即加载为TBPHS寄存器中的值。这个加载动作是硬件即时完成的。
同步输出：每个模块可以配置自己的同步输出信号源（TBCTL[SYNCOSEL]），可以选择来自：同步输入、本模块计数器归零事件、本模块计数器等于CMPB事件，或者禁止输出。通常，我们将第一个模块（ePWM1）的SYNCOSEL设为计数器归零，并将其EPWM1SYNCO连接到 ePWM2 的EPWM2SYNCI，以此类推。

相位控制的实战意义：假设我们有一个三相逆变器，需要三路互差120度的PWM。我们可以将ePWM1、2、3的同步链配置好，并工作在相同的TBPRD下。

设置ePWM1的TBPHS1 = 0，其SYNCOSEL设为CTR=0。
设置ePWM2的TBPHS2 = TBPRD * (120/360) = TBPRD / 3，并使能其相位加载（PHSEN=1）。当ePWM1的计数器归零并发出同步脉冲时，ePWM2的计数器会被立即设为TBPHS2的值。
同理，设置ePWM3的TBPHS3 = TBPRD * (240/360) = 2 * TBPRD / 3。

这样，三个模块的计数器就保持了固定的120度相位差，从而生成三相平衡的PWM波形，全部由硬件自动维护，无需软件干预。

实操心得：在调试同步功能时，一个常见的坑是忽略了同步信号的极性或边沿。确保你理解同步是上升沿触发加载。另外，在初始化顺序上，建议先配置好所有模块的TBPRD、TBPHS和同步模式，最后再通过软件强制同步（TBCTL[SWFSYNC]）或使能计数器来启动整个同步链。避免在计数器运行中随意更改相位值，可能导致不可预测的跳动。

3. 计数器比较与动作限定器：PWM波形的雕刻师

时基计数器提供了时间轴，而波形具体的形状——占空比和边沿位置——则由计数器比较子模块和动作限定器子模块共同“雕刻”出来。这是将时间值转换为实际电平信号的关键环节。

3.1 计数器比较子模块：设定关键时间点

此模块的核心是两个比较寄存器：CMPA和CMPB。它们的作用是将一个时间值（与TBCNT比较的阈值）提供给动作限定器。CMPA通常用于控制主输出EPWMxA的占空比，CMPB用途更灵活，可用于控制EPWMxB，或作为同步信号源，或用于特殊波形生成。

与TBPRD类似，CMPA和CMPB也拥有影子寄存器机制，由CMPCTL寄存器中的SHDWAMODE和SHDWBMODE位控制。更重要的是LOADAMODE和LOADBMODE位，它们决定了影子寄存器中的新值何时被加载到活动寄存器中。常见的加载点有：

CTR=0：计数器归零时加载。适用于对称PWM，在波形的中心点（谷底）更新占空比，可以保证波形在下一个周期平滑过渡。
CTR=PRD：计数器达到周期值时加载。适用于非对称PWM。
CTR=0或CTR=PRD：在上述两个点都加载。这提供了更高的更新灵活性。

影子寄存器机制的重要性：在电机控制中，我们经常在每个PWM周期根据算法计算新的占空比（即CMPA值）。如果直接写入活动寄存器，而写入的时刻恰好发生在计数器正在经过旧比较值的瞬间，可能会导致当前PWM脉冲宽度异常，产生一个极窄或极宽的“毛刺”脉冲。这个毛刺在功率电路中可能引发过流。通过影子寄存器，我们可以安全地在任何时间将新值写入CMPA影子寄存器，硬件会在下一个预定的加载点（如CTR=0）自动将其更新到活动寄存器，从而确保PWM波形的连续性和平滑性。

3.2 动作限定器子模块：定义事件到动作的映射

这是ePWM最巧妙的设计之一。比较器只负责产生“事件”（Event），比如“CTR等于CMPA了”、“CTR等于PRD了”、“CTR等于0了”。这些事件是“中性”的，它们本身并不改变输出引脚的状态。动作限定器就像一个可编程的逻辑控制器，它定义了当某个特定事件发生时，输出引脚应该执行什么“动作”。

动作限定器为每个输出（EPWMxA和EPWMxB）独立配置，主要通过AQCTLA和AQCTLB两个寄存器。每个寄存器针对6个关键事件定义了动作：

CTR = PRD：计数器等于周期值（在增减模式下，这发生在波峰）。
CTR = 0：计数器等于零（波谷）。
CTR = CMPA，当计数器递增时 (CAU)。
CTR = CMPA，当计数器递减时 (CAD)。
CTR = CMPB，当计数器递增时 (CBU)。
CTR = CMPB，当计数器递减时 (CBD)。

对于每个事件，可以配置四种动作之一：

无操作：忽略该事件。
置高：将输出引脚强制设为高电平。
置低：将输出引脚强制设为低电平。
翻转：将输出引脚的电平状态反转。

通过组合这些事件和动作，我们可以生成几乎所有常见的PWM波形。让我们看两个经典配置：

示例1：生成一路简单的递增计数、边沿对齐PWM（EPWMxA）

模式：递增计数 (CTRMODE=0)
动作配置(AQCTLA)：
- 当CTR = CMPA(CAU) 时：置高。
- 当CTR = PRD时：置低。
工作原理：计数器从0开始递增。当它等于CMPA时，EPWMxA变高。继续递增，当它等于TBPRD时，EPWMxA变低，同时计数器归零，开始下一个周期。占空比 = CMPA / (TBPRD + 1)。

示例2：生成两路互补、带死区的对称PWM（EPWMxA和EPWMxB）这是全桥或半桥驱动的典型需求。假设EPWMxA作为上管驱动，高电平有效；EPWMxB作为下管驱动，低电平有效（互补）。

模式：��增-递减计数 (CTRMODE=2)
动作配置：
- AQCTLA(控制EPWMxA):
  - 当CTR = CMPA(递增过程中, CAU) 时：置低。（上管关断）
  - 当CTR = CMPA(递减过程中, CAD) 时：置高。（上管开启）
- AQCTLB(控制EPWMxB):
  - 当CTR = CMPA(递增过程中, CAU) 时：置高。（下管开启）
  - 当CTR = CMPA(递减过程中, CAD) 时：置低。（下管关断）
工作原理：在计数器从0递增到CMPA的过程中，EPWMxA为高，EPWMxB为低（上管开，下管关）。在CMPA点，两者状态翻转。在计数器从TBPRD递减回CMPA的过程中，EPWMxA为低，EPWMxB为高（上管关，下管开）。在CMPA点，两者再次翻转。这样就形成了一个中心对称的互补PWM。但注意，此时上下管信号是瞬间翻转的，存在直通风险！这就需要下一个模块——死区发生器来插入保护时间。

避坑指南：在配置动作限定器时，最容易出错的是事件覆盖。例如，如果你同时配置了CTR=PRD时置高，又配置了CTR=CMPA时置低，而CMPA的值可能大于PRD（在非对称模式下），那么事件的先后顺序将决定最终输出。硬件执行动作的优先级是明确的，但复杂的配置容易导致逻辑混乱。建议在初始调试时，使用简单的配置（如仅用CAU和PRD两个事件），并通过实时读取TBCNT和观察引脚波形来验证逻辑，再逐步增加复杂性。

4. 死区生成与故障保护：工业级应用的守护神

在功率电路中，理论上的互补PWM并不能直接驱动MOSFET或IGBT。由于功率器件的开启和关断需要时间，如果互补信号同时翻转，会导致一个管子还未完全关断，另一个管子就已导通，形成瞬间的电源到地短路，产生巨大的“直通”电流，损坏器件。死区时间就是在互补信号的边沿之间插入的一段两者都为关断状态的时间。

4.1 死区发生器子模块：硬件自动插入保护间隔

ePWM的死区发生器模块接收来自动作限定器的原始PWMA和PWMB信号，经过可编程延迟后，输出最终的EPWMxA和EPWMxB。

其核心是三个寄存器：

DBCTL：控制寄存器，用于使能/禁用死区、选择输入信号极性、选择输出模式。
DBRED：上升沿延迟寄存器。定义输入信号上升沿到来后，输出信号被延迟多少个TBCLK周期才产生上升沿。
DBFED：下降沿延迟寄存器。定义输入信号下降沿到来后，输出信号被延迟多少个TBCLK周期才产生下降沿。

工作模式：DBCTL中的MODE位决定了死区的作用方式，最常见的是“完全使能”模式。在该模式下，模块会生成两对互补的信号：

EPWMxA作为“高侧”驱动信号。
EPWMxB作为“低侧”驱动信号的取反（即与EPWMxA互补）。同时，死区被分别应用到这两路信号的边沿。例如，配置DBRED = 50,DBFED = 50。假设原始信号PWMA上升沿（对应EPWMxA期望上升）到来，硬件会先等待50个TBCLK周期，再让EPWMxA实际变高。同时，其互补信号EPWMxB（此时应为低）会立即变高吗？不会，它会在PWMA上升沿到来时立即变低（因为是互补），并且其自身的下降沿也会被DBFED延迟。最终的效果是，在状态切换时，EPWMxA的开启被延迟，EPWMxB的关断被提前（或保持关断），确保了两者之间存在一段同时为低电平的死区时间。

计算死区时间：死区时间T_dead=DBRED(或DBFED) *T_TBCLK。例如，TBCLK=20ns，DBRED=100，则死区时间T_dead = 100 * 20ns = 2us。这个时间需要根据你所使用的具体功率器件的规格书（特别是导通延迟Td(on)和关断延迟Td(off)）来设定，通常留出1.5-2倍的安全裕量。

4.2 故障保护子模块：系统的紧急制动

故障保护是工业系统安全的生命线。ePWM的Trip-Zone子模块提供了硬件级别的快速响应。外部故障信号（如过流比较器输出、温度传感器报警）可以直接连接到DSP的TZn引脚。

其配置流程如下：

选择故障源：通过TZSEL寄存器，为每个TZn引脚选择其触发模式：单次触发或逐周期触发。
- 单次触发：故障发生后，ePWM输出被强制进入安全状态，并锁存。直到软件通过TZCLR寄存器清除故障标志后，PWM才能恢复。
- 逐周期触发：故障在每个PWM周期内都被检测。如果故障在一个周期内出现又消失，下一个周期PWM会正常输出。这适用于需要周期性限流的场景。
定义安全动作：通过TZCTL寄存器，配置当故障发生时，EPWMxA和EPWMxB应被强制为何种状态：高电平、低电平、高阻态，或保持原样（不动作）。对于大多数桥式电路，安全状态是将所有输出强制为低电平，关断所有功率管。
中断使能：通过TZEINT寄存器，可以选择在故障发生时是否向CPU产生中断，以便软件记录故障日志或进行系统恢复。

关键点：故障响应路径是完全由硬件实现的，响应延迟极短（通常在几十纳秒内）。这意味着一旦故障发生，无论CPU正在执行什么代码，甚至如果CPU因故卡死，功率输出都能被立即拉停，从而保护了昂贵的功率设备和整个系统。

实操心得与严重警告：
死区时间不是越大越好：过长的死区时间会减少有效的电压输出时间，导致输出电压降低，在电机控制中引起转矩脉动。必须精确计算和测量。
故障引脚必须正确配置：TZn引脚通常复用为GPIO，上电后默认是GPIO功能。务必在初始化ePWM前，通过GPIO复用寄存器将其配置为外设功能（即TZn输入），否则故障保护将完全失效！
模拟故障测试：在系统实际带功率运行前，一定要进行故障测试。可以通过软件强制TZFRC寄存器，或者用一个IO口模拟故障信号，验证ePWM输出是否能按TZCTL的配置立即跳变到安全状态，并测量响应时间。
清除故障标志：如果使用单次触发模式，故障处理后，除了清除ePWM模块的TZFLG标志，有时还需要清除外部比较器等源头的标志位，并等待一个小的延时，确保故障信号已完全撤除，再重新使能PWM输出，否则可能一使能就再次触发故障。

5. 事件触发与中断机制：高效CPU协作的枢纽

ePWM模块能够高效运行，离不开与CPU的智能协作。事件触发子模块就是负责在特定时刻向CPU发出通知的“信使”，它让CPU可以从轮询计数器的繁重任务中解脱出来。

5.1 中断事件源与分频

ET子模块允许开发者选择哪些ePWM内部事件可以触发中断。主要的事件源包括：

CTR = PRD：计数器等于周期值（增减模式下为波峰，递增模式下为周期结束）。
CTR = 0：计数器等于零（波谷）。
CTR = CMPA/CMPB：在计数器递增或递减过程中，等于比较寄存器A或B的值。

通过ETSEL寄存器中的INTSEL位域，你可以选择将哪一个（或哪几个，取决于具体实现）事件作为中断源。更强大的是ETPS寄存器提供的“事件分频”功能。INTPRD位域可以设置为：

禁止：不产生中断。
每次事件都触发。
每2次事件触发一次。
每3次事件触发一次。

这个功能极其有用。例如，在空间矢量调制中，每个PWM周期可能需要更新两次占空比（在波峰和波谷）。你可以将中断源设为CTR=PRD和CTR=0，并将分频设为每次事件都触发。这样CPU每个PWM周期会被中断两次，正好用于执行控制算法和更新CMPA影子寄存器。如果你觉得中断过于频繁，消耗CPU资源，可以设置为每2个事件中断一次，这样CPU负载就降低了一半。

5.2 中断标志寄存器与软件流程

与中断相关的寄存器组构成了一个完整的状态机：

ETFLG：中断标志寄存器。当中断事件发生时，对应的标志位（如INT）会被硬件自动��1。即使中断未被使能，这个标志位也会被置起，方便软件查询。
ETCLR：中断清除寄存器。向该寄存器的对应位写1，可以清除ETFLG中的标志位。这是清除中断标志的正确方式。
ETFRC：中断强制寄存器。软件可以向此寄存器写1，强制置起相应的中断标志，用于测试中断服务程序。
ETSEL：除了选择事件源，还包含中断使能位INTEN。只有此位置1，中断事件才会被提交到CPU的中断控制器。

标准的中断服务程序流程：

__interrupt void EPWM1_ISR(void) { // 1. 检查是哪个事件触发了中断（如果需要） if (EPwm1Regs.ETFLG.bit.INT == 1) { // 2. 执行核心任务，例如： // - 运行电流环PI控制器，计算新的占空比。 // - 将新的占空比值写入CMPA的影子寄存器。 // - 读取ADC采样结果。 // 3. **重要**：清除本模块的中断标志位 EPwm1Regs.ETCLR.bit.INT = 1; } // 4. 清除PIE组内的中断应答位（根据具体的DSP型号和PIE配置） PieCtrlRegs.PIEACK.all = PIEACK_GROUP3; // 假设ePWM1中断在GROUP3 }

5.3 初始化防误触发最佳实践

在ePWM外设时钟刚使能但寄存器还未正确配置时，计数器可能处于随机状态，可能会误满足某些事件条件，导致中断标志被意外置位。如果此时使能了全局中断，CPU可能会跳转到一个尚未准备好的中断服务程序，导致程序跑飞。

因此，必须遵循严格的初始化顺序：

禁用全局中断：操作CPU的INTM位。
禁用ePWM模块中断：将ETSEL.INTEN位清零。
系统初始化：配置系统时钟、GPIO复用（将引脚配置为EPWM功能）、使能ePWM模块时钟。
细致配置ePWM所有寄存器：按照从TB -> CC -> AQ -> DB -> ET -> TZ的顺序，配置所有参数。特别注意将计数器TBCNT初始化为0。
清除可能存在的虚假中断标志：向ETCLR寄存器的对应位写1，清除ETFLG中的所有标志位。
使能ePWM模块中断：设置ETSEL.INTEN = 1。
配置PIE向量表：将编写好的ISR函数地址填入对应的PIE中断向量。
使能PIE级和CPU级中断：使能对应的PIE中断线，最后再打开CPU的全局中断。

这个顺序确保了在中断被激活之前，ePWM处于一个确定、安静的状态，避免了上电时的混乱。

6. 高级应用与配置陷阱剖析

掌握了基本模块后，我们可以探索一些高级配置，并深入分析那些容易让开发者踩坑的细节。

6.1 高分辨率PWM扩展

对于需要极高精度调制的应用（如高性能伺服驱动、通信电源），标准的16位计数器分辨率可能不够。ePWM的HRPWM扩展通过“微边沿定位”技术，将边沿控制精度从1个TBCLK周期（例如10ns）提升到150ps左右。它本质上是在CMPA寄存器的基础上，增加了一个8位的影子扩展寄存器CMPAHR。通过精细控制CMPAHR的值，可以对PWM边沿进行亚周期的微调。启用HRPWM通常涉及配置HRCNFG寄存器，并确保CMPCTL中SHDWAMODE和LOADAMODE配置正确，以同步管理CMPA和CMPAHR的影子加载。

6.2 影子寄存器的同步点冲突

这是一个隐蔽但危险的问题。假设你将CMPA的加载点设为CTR=0，将TBPRD的加载点也设为CTR=0（默认）。如果你在同一个CTR=0事件的中断服务程序中，同时更新了CMPA和TBPRD的影子寄存器，那么在下一次CTR=0时，这两个值会同时被加载到活动寄存器。这看起来没问题。但是，如果你更新的新TBPRD值小于当前的CMPA值呢？在同一个周期内，CMPA事件可能永远不会发生，导致输出异常。最佳实践是：避免在同一周期内同时更新周期和占空比。如果必须这样做，请确保数学关系正确（新CMPA值必须 ≤ 新TBPRD值），或者使用不同的加载点（例如，TBPRD在CTR=0加载，CMPA在CTR=PRD加载）。

6.3 同步链的启动与稳定性

在多模块同步系统中，启动顺序很重要。如果从模块的计数器已经在运行，再接收同步信号，会导致其计数器被强行加载为TBPHS，产生相位跳变。建议的启动流程是：

停止所有需要同步的ePWM模块的计数器（设置TBCTL[CTRMODE]=FREEZE）。
配置所有模块的TBPRD、TBPHS、同步源和同步输出。
将主模块（如ePWM1）的TBPHS设为0，从模块设为需要的相位值。
将所有从模块的TBCTL[PHSEN]置1，使能相位加载。
启动主模块的计数器。
主模块计数器归零时，会产生同步脉冲。所有从模块在接收到脉冲的同一个TBCLK周期内，将其TBCNT加载为各自的TBPHS值，从而实现了精确的相位对齐。
最后，再启动从模块的计数器（如果之前被停止）。

6.4 调试技巧：寄存器查看与信号测量

当PWM输出不符合预期时，系统化的调试至关重要：

软件检查：在调试器中，实时查看关键寄存器：TBCNT是否在循环变化？CMPA活动寄存器的值是否正确？TBPRD值是否正确？AQCTL的动作配置是否与预期一致？ETFLG中断标志是否按预期置位？
示波器测量：
- 同时测量EPWMxA和EPWMxB，验证死区时间是否准确插入。
- 测量PWM频率和占空比，与根据TBPRD、CMPA、TBCLK计算的理论值对比。
- 触发故障输入信号，观察PWM输出是否立即跳变为安全状态，测量故障响应时间。
利用强制功能：AQCSFRC和AQCSFRC寄存器允许软件强制输出高或低，这在调试硬件驱动电路时非常有用，可以独立测试上管或下管而不产生PWM。TZFRC可以模拟故障。