Tiva™ TM4C129时钟门控实战：精准管理睡眠功耗，实现嵌入式超低功耗设计

1. 项目概述与核心价值

在嵌入式开发，尤其是电池供电的物联网节点、便携式医疗设备或远程传感器项目中，功耗管理从来都不是一个可选项，而是决定产品成败的关键。我经历过不止一个项目，前期功能跑得飞起，一到功耗测试就傻眼，待机电流远超预期，最终不得不回头啃数据手册，从最底层的时钟管理寄存器开始重新优化。今天要聊的Tiva™ TM4C129LNCZAD微控制器的睡眠模式时钟门控寄存器，就是这场“功耗攻坚战”中最核心的武器库。它绝不仅仅是数据手册里几页枯燥的寄存器描述，而是一套让你能对芯片内部能量流动进行“外科手术式”精准控制的接口。

简单来说，时钟门控（Clock Gating）技术的核心思想就是“按需供电”。当微控制器进入睡眠或深度睡眠模式时，CPU核心虽然暂停了，但很多外设模块可能还在空转，它们的时钟信号仍在跳动，这会产生不必要的动态功耗。时钟门控允许你通过软件，像关闭房间里不同区域的电灯开关一样，选择性地关闭那些在休眠期间不需要工作的外设时钟。Tiva™ C系列微控制器，特别是TM4C129这类基于ARM Cortex-M4F的高性能型号，将这一机制做到了极致，通过SCGC（Sleep Mode Clock Gating Control）和DCGC（Deep-Sleep Mode Clock Gating Control）这两大类寄存器，为开发者提供了模块级、甚至端口级的精细控制能力。

理解并熟练运用这些寄存器，意味着你能在系统休眠时，只保留诸如RTC（实时时钟）、看门狗或某个用于唤醒的GPIO中断等必要功能的时钟，而将其他所有模块的时钟彻底关断。实测下来，合理的时钟门控配置能让芯片在深度睡眠模式下的功耗降低一个数量级，这对于需要依靠一枚纽扣电池工作数年的设备来说，是至关重要的。接下来，我们就抛开手册式的罗列，从实际开发的角度，深入拆解这些寄存器的设计逻辑、配置方法以及那些容易踩坑的细节。

2. 时钟门控机制深度解析

2.1 功耗的根源：动态功耗与时钟门控

要理解时钟门控为什么有效，得先看看微控制器功耗的构成。芯片功耗主要分为静态功耗和动态功耗。静态功耗主要是晶体管漏电流导致的，与工艺相关，软件难以干预。而动态功耗则与电路的开关活动直接相关，其公式可以简化为P_dynamic = α * C * V^2 * f。其中，f就是时钟频率。只要时钟信号在跳变，即使对应的逻辑电路没有执行有效任务，也会因为电容的充放电而消耗能量。

这就好比一个工厂，即使生产线停工（CPU休眠），但所有机器的电源指示灯（时钟信号）还都亮着闪烁，整个厂区的电表依然在走。时钟门控要做的，就是直接拉掉那些停工生产线区域的电闸（关闭时钟树分支），让指示灯彻底熄灭。在TM4C129中，系统控制模块（System Control）作为“总配电室”，提供了SCGC和DCGC这两组“电闸面板”，每个开关对应一个外设模块。

2.2 SCGC 与 DCGC：两种睡眠模式下的控制策略

Tiva™微控制器支持多种低功耗模式，最常用的是睡眠模式和深度睡眠模式。它们的主要区别在于哪些时钟源和电压调节器被关闭。

• 睡眠模式：CPU时钟停止，但系统时钟（如主振荡器、PLL）仍然运行，内存和寄存器状态保持。此时，外设如果还需要工作（例如，用定时器产生周期性唤醒），就需要通过SCGC寄存器来使能其时钟。
• 深度睡眠模式：比睡眠模式更省电，系统时钟也可能被关闭（取决于配置），仅保留低功耗时钟源（如内部低频振荡器）。此时，绝大多数外设的时钟都会被默认关闭。如果某个外设需要在深度睡眠下运行（例如，使用低频时钟的看门狗或GPIO中断），就必须通过DCGC寄存器明确使能。

这里有一个关键点：SCGC用于睡眠模式，DCGC用于深度睡眠模式。它们的寄存器映射和位定义结构非常相似，但控制的是不同功耗模式下的时钟通路。例如，SCGCGPIO控制睡眠模式下GPIO端口的时钟，而DCGCGPIO则控制深度睡眠模式下的。如果混淆了这两组寄存器，可能会导致在深度睡眠下你期望工作的外设因无时钟而“罢工”，或者在睡眠模式下不必要的模块仍在耗电。

2.3 寄存器映射与位域设计逻辑

所有SCGC和DCGC寄存器都位于同一个外设基地址：0x400F.E000。这是一个很有规律的设计，方便用指针或宏进行统一访问。每个寄存器通常是32位宽，但有效控制位可能只有1位或几位，其余位为保留位。

以你提供的SCGCACMP（偏移0x73C）和DCGCWD（偏移0x800）为例，其位域设计体现了两种典型模式：

1. 单模块控制：如SCGCACMP，只有Bit 0（S0）是有效位，控制整个模拟比较器模块。Bit 31-1为保留位。这种设计用于系统中只有一个实例的模块。
2. 多实例控制：如DCGCWD，有Bit 0（D0）和Bit 1（D1）分别控制看门狗定时器0和1。DCGCTIMER、DCGCGPIO、DCGCUART等寄存器更是有多达8个、16个甚至更多控制位，每个位独立控制一个模块实例。这种设计让你可以精确到只使能正在使用的那个UART或GPIO端口，灵活性极高。

注意：数据手册中反复强调“Software should not rely on the value of a reserved bit”。这意味着在对这些寄存器进行“读-修改-写”操作时，必须使用位操作（如&= ~,|=）来确保保留位的值不被改变，以保证未来芯片版本的兼容性。直接进行赋值（=）操作是危险的。

3. 关键寄存器详解与配置实战

3.1 模拟比较器与PWM的时钟门控

SCGCACMP (Offset: 0x73C)和SCGCPWM (Offset: 0x740)是相对简单的寄存器。它们的Bit 0（S0）分别控制模拟比较器模块和PWM模块0在睡眠模式下的时钟。

应用场景与配置示例： 假设你的系统使用模拟比较器（ACMP）监控电池电压，在睡眠模式下仍需比较，当电压过低时产生中断唤醒系统。同时，PWM模块在睡眠模式下不工作。

// 假设已定义好寄存器地址 #define SYSCTL_BASE 0x400FE000 #define SYSCTL_SCGCACMP (*((volatile uint32_t *)(SYSCTL_BASE + 0x73C))) #define SYSCTL_SCGCPWM (*((volatile uint32_t *)(SYSCTL_BASE + 0x740))) void configureSleepModeClocks(void) { // 1. 使能睡眠模式下模拟比较器的时钟 SYSCTL_SCGCACMP |= 0x00000001; // 设置S0位为1 // 2. 禁用睡眠模式下PWM模块0的时钟（默认即为0，此处显式操作以示规范） SYSCTL_SCGCPWM &= ~0x00000001; // 清除S0位 // 注意：这里是“读-修改-写”操作，保留了保留位。 }

配置逻辑：使能ACMP时钟是为了维持其工作，以持续监测电压。禁用PWM时钟是因为睡眠时电机/灯控通常不需要调节，关闭时钟可节省这部分动态功耗。这里的关键是理解外设在低功耗模式下的角色：它是唤醒源，还是休眠期间仍需执行任务的功能单元？

3.2 GPIO端口的精细化管理：DCGCGPIO

DCGCGPIO (Offset: 0x808)是一个功能强大的寄存器，它用18个位（D0-D17）独立控制从Port A到Port T（具体数量取决于型号）在深度睡眠模式下的时钟。这是实现超低功耗待机的关键。

典型应用与配置思路： 在物联网传感器节点中，主控可能通过Port D的某个引脚连接温湿度传感器，通过Port F的某个引脚连接LED状态指示灯。在深度睡眠时，我���希望：

• 保持Port D对应引脚的时钟，以便配置为中断模式，当传感器有数据时唤醒MCU。
• 关闭Port F的时钟，因为LED在休眠期间无需操作。

#define SYSCTL_DCGCGPIO (*((volatile uint32_t *)(SYSCTL_BASE + 0x808))) void configureDeepSleepGPIOClocks(void) { uint32_t tempReg; // 读取当前寄存器值 tempReg = SYSCTL_DCGCGPIO; // 使能Port D（假设对应D3）在深度睡眠下的时钟 tempReg |= (1UL << 3); // 设置D3位 // 禁用Port F（假设对应D5）在深度睡眠下的时钟 tempReg &= ~(1UL << 5); // 清除D5位 // 写回寄存器 SYSCTL_DCGCGPIO = tempReg; // 更清晰的写法：使用位域或预定义宏 // SYSCTL_DCGCGPIO = (SYSCTL_DCGCGPIO & ~SYSCTL_DCGCGPIO_PORTF_M) | SYSCTL_DCGCGPIO_PORTD_M; }

避坑指南：

1. 使能顺序：在尝试配置某个GPIO端口为中断唤醒源之前，务必先通过DCGCGPIO使能其在深度睡眠下的时钟。否则，对该端口寄存器的任何配置操作在深度睡眠模式下都可能无效，导致无法唤醒。
2. 端口编号确认：不同封装的TM4C129芯片，可用的GPIO端口数量不同。务必查阅具体型号的数据手册，确认DCGCGPIO寄存器中哪些位是实际有效的。例如，你的芯片可能没有Port S和Port T，那么D16和D17位可能是保留的。
3. 与运行模式时钟门控配合：别忘了，除了深度睡眠时钟门控，GPIO端口在正常运行模式下也有对应的时钟门控寄存器（RCGCGPIO,SCGCGPIO）。通常，你需要先在运行模式下使能GPIO时钟（RCGCGPIO）来完成初始化，再根据低功耗需求配置SCGCGPIO或DCGCGPIO。

3.3 通信接口的时钟管理：以UART和I2C为例

DCGCUART (Offset: 0x818)和DCGCI2C (Offset: 0x820)分别管理最多8个和10个UART、I2C模块在深度睡眠下的时钟。

场景分析： 设备通过UART0连接蓝牙模块，通过I2C0连接EEPROM。在深度睡眠时，蓝牙模块可能处于低功耗监听状态，需要MCU的UART在收到特定数据时唤醒；而EEPROM在休眠期间无需访问。

#define SYSCTL_DCGCUART (*((volatile uint32_t *)(SYSCTL_BASE + 0x818))) #define SYSCTL_DCGCI2C (*((volatile uint32_t *)(SYSCTL_BASE + 0x820))) void configureDeepSleepCommClocks(void) { // 使能UART0（D0）在深度睡眠下的时钟，以支持蓝牙唤醒 SYSCTL_DCGCUART |= (1UL << 0); // 禁用I2C0（D0）在深度睡眠下的时钟 SYSCTL_DCGCI2C &= ~(1UL << 0); // 注意：如果使能了UART时钟，还需确保UART模块本身配置为在休眠下工作， // 例如，其时钟源要选择在深度睡眠下仍有效的时钟（如PIOSC）。 }

关键考量：

• 唤醒能力：使能UART时钟是使其能在深度睡眠下接收数据并产生中断的前提。但仅此还不够，UART模块本身必须被正确配置（例如，使能接收中断，并可能需要在进入深度睡眠前保持接收器使能状态）。
• 时钟源一致性：在深度睡眠模式下，主系统时钟可能关闭。如果UART的波特率时钟源是主时钟（如系统时钟），那么即使UART模块有时钟，也无法正确工作。因此，通常需要将深度睡眠下仍需工作的UART时钟源切换到内部精密振荡器（PIOSC）等低功耗、且在深度睡眠下可用的时钟源。这涉及到另一个寄存器UARTCC的配置。
• 功耗权衡：使能一个高速串行接口的时钟，即使它没有数据传输，也会带来一定的功耗开销。需要评估唤醒的及时性与静态功耗之间的平衡。

3.4 特殊模块：看门狗、HIB与加密模块

1. 看门狗：DCGCWD寄存器控制看门狗在深度睡眠下的时钟。对于需要看门狗在深度睡眠期间继续工作的应用（防止系统死锁），必须使能对应位。注意：看门狗时钟通常来源于独立的低功耗时钟源，确保该源在深度睡眠下有效。
2. 休眠模块：DCGCHIB寄存器控制休眠模块的时钟。一个非常重要的细节是，它的复位值是0x0000.0001，这意味着休眠模块在深度睡眠下的时钟默认是使能的。因为休眠模块本身是用于实现超低功耗保持状态和定时唤醒的，它必须在深度睡眠下工作。如果你不希望使用休眠功能，可以禁用它以节省微小的功耗，但通常不需要改动。
3. 加密模块：SCGCCCM寄存器控制CRC、AES、DES、SHA/MD5等加密模块在睡眠模式下的时钟。如果应用在休眠期间不需要进行加密校验或安全通信，务必关闭这些模块的时钟，因为它们是比较耗电的模块。

4. 系统化低功耗配置流程与最佳实践

理解了单个寄存器后，我们需要一个系统化的配置流程，将时钟门控整合到整个低功耗策略中。

4.1 配置流程总览

一个稳健的低功耗配置流程应该是这样的：

1. 需求分析：明确系统在睡眠/深度睡眠模式下，哪些功能必须保持（唤醒源、定时器、状态监测等）。
2. 时钟树规划：确定为这些保持功能提供时钟的源（例如，PIOSC、LFIOSC、RTC振荡器），并确保它们在目标低功耗模式下可用。
3. 外设初始化：在系统正常运行模式下，通过RCGC*(Run Mode Clock Gating) 寄存器使能所需外设的时钟，并完成外设的初始配置（如GPIO方向、UART波特率）。
4. 低功耗时钟门控预配置：
   • 根据步骤1的分析，配置SCGC*寄存器（针对睡眠模式）。
   • 配置DCGC*寄存器（针对深度睡眠模式）。原则是：只使能绝对必要的模块。
5. 外设低功耗配置：对于需要在低功耗模式下工作的外设，进行额外配置，例如：
   • 将UART时钟源切换到PIOSC。
   • 配置GPIO为边沿触发中断模式并清除悬空。
   • 配置定时器使用低功耗时钟源并设置匹配唤醒值。
6. 进入低功耗模式：调用WFI(Wait For Interrupt) 或WFE(Wait For Event) 指令，或使用库函数（如TivaWare中的SysCtlSleep()/SysCtlDeepSleep()）。
7. 唤醒后处理：系统被中断唤醒后，首先判断唤醒源，然后恢复必要的系统时钟和外设配置（如果之前被改变），最后继续执行主程序。

4.2 实战代码示例：一个传感器节点的深度睡眠配置

假设一个基于TM4C129的温湿度传感器节点，每5分钟采集一次数据并通过Wi-Fi上传。其余时间进入深度睡眠。唤醒源有两个：RTC定时唤醒（5分钟到），以及一个连接按钮的GPIO引脚（手动唤醒）。

#include <stdint.h> #include <stdbool.h> #include "inc/hw_memmap.h" #include "inc/hw_types.h" #include "driverlib/sysctl.h" #include "driverlib/gpio.h" #include "driverlib/timer.h" #include "driverlib/interrupt.h" void enterDeepSleepMode(void) { // 步骤1 & 2: 需求分析与时钟树规划已在设计阶段完成。 // 本例中，深度睡眠下需要：RTC（用于定时）、GPIO Port J Pin 0（按钮中断）、看门狗（可选）。 // 步骤3: 外设初始化（应在main函数初始化阶段完成，此处略） // SysCtlPeripheralEnable(SYSCTL_PERIPH_GPIOJ); // 使能GPIOJ时钟 // SysCtlPeripheralEnable(SYSCTL_PERIPH_WTIMER0); // 使能宽定时器0作为RTC // ... 配置GPIOJ Pin0为输入、边沿中断，配置WTIMER0为32位RTC ... // 步骤4: 配���深度睡眠时钟门控寄存器 (使用TivaWare库函数) // 使能深度睡眠下GPIO Port J的时钟（用于按钮唤醒） SysCtlPeripheralDeepSleepEnable(SYSCTL_PERIPH_GPIOJ); // 使能深度睡眠下宽定时器0的时钟（用于RTC唤醒） SysCtlPeripheralDeepSleepEnable(SYSCTL_PERIPH_WTIMER0); // 使能深度睡眠下看门狗0的时钟（如果需要） // SysCtlPeripheralDeepSleepEnable(SYSCTL_PERIPH_WDOG0); // **关键操作：禁用所有其他未使用外设在深度睡眠下的时钟** // 这是一个好习惯，可以避免因之前测试使能了某个外设而意外耗电。 // 例如，明确禁用UART、SSI、USB等在休眠时不用的模块。 SysCtlPeripheralDeepSleepDisable(SYSCTL_PERIPH_UART0); SysCtlPeripheralDeepSleepDisable(SYSCTL_PERIPH_SSI0); SysCtlPeripheralDeepSleepDisable(SYSCTL_PERIPH_USB0); // ... 根据实际使用的外设，禁用其他所有模块 ... // 步骤5: 外设低功耗配置 // 确保WTIMER0的时钟源是低频时钟（如32.768kHz外部晶振），该时钟在深度睡眠下可用。 // 配置WTIMER0在匹配时产生中断唤醒。 TimerConfigure(WTIMER0_BASE, TIMER_CFG_32_BIT_PER); TimerLoadSet(WTIMER0_BASE, TIMER_A, 32768 * 300); // 5分钟 = 300秒 TimerIntEnable(WTIMER0_BASE, TIMER_TIMA_TIMEOUT); IntEnable(INT_WTIMER0A); // 配置GPIOJ Pin0的中断 GPIOIntTypeSet(GPIO_PORTJ_BASE, GPIO_PIN_0, GPIO_FALLING_EDGE); // 假设按钮按下为低电平 GPIOIntEnable(GPIO_PORTJ_BASE, GPIO_PIN_0); IntEnable(INT_GPIOJ); // 步骤6: 进入深度睡眠 // 设置系统进入深度睡眠的条件（例如，允许SRAM和寄存器数据保持） SysCtlDeepSleepPowerSet(SYSCTL_DS_RAM_RET | SYSCTL_DS_REG_RET); // 执行WFI指令进入深度睡眠 SysCtlDeepSleep(); // 代码执行将在此暂停，直到被RTC或GPIO中断唤醒 // 步骤7: 唤醒后处理（中断服务例程ISR中） // 唤醒后，程序会从ISR开始执行。在ISR中清除中断标志，然后返回。 // 主程序会从SysCtlDeepSleep()调用之后继续执行（如果使用了WFI且中断返回）。 // 通常需要重新初始化系统时钟（如果深度睡眠关闭了主时钟），并恢复外设状态。 // SysCtlClockSet(...); // 重新配置系统时钟 }

重要提示：上述代码使用了TI的TivaWare库函数，如SysCtlPeripheralDeepSleepEnable。这些库函数内部就是操作对应的DCGC*寄存器。在裸机编程或使用其他库时，你需要直接操作寄存器地址。

4.3 功耗测量与优化技巧

配置完成后，如何验证效果？最直接的方法是用电流表测量。

1. 基准测量：在关闭所有可能的时钟门控（即所有DCGC*寄存器位都设为1）的情况下，让芯片进入深度睡眠，测量电流I_full。
2. 优化后测量：按照你的最佳配置（只使能必要模块）进入深度睡眠，测量电流I_opt。
3. 差值分析：I_full - I_opt就是通过时钟门控节省的动态功耗。对于TM4C129这类芯片，这个差值可能达到几百微安甚至毫安级，对于电池寿命影响巨大。

优化技巧：

• 逐模块排查：如果功耗仍高于预期，可以尝试一个“二分法”：先禁用所有DCGC*时钟，测量一个基础功耗。然后逐个使能你认为必要的模块，每使能一个就测一次电流，定位是哪个模块在深度睡眠下消耗异常。
• 检查时钟源：确认在深度睡眠下工作的外设，其时钟源是否真的是低功耗时钟（如PIOSC, LFIOSC）。如果误用了在深度睡眠下会被关闭的时钟源，外设可能无法工作，但相关的时钟树部分可能仍被激活，导致漏电。
• 注意模拟模块：像模拟比较器（ACMP）、ADC这些模块，即使关闭了数字时钟，其模拟部分可能仍有偏置电流。需要查阅数据手册的“低功耗模式”章节，看是否需要额外的步骤（如关闭模拟电源）来彻底关闭它们。

5. 常见问题排查与避坑指南

在实际项目中，配置时钟门控时经常会遇到一些“诡异”的问题。下面是我总结的一些常见坑点和排查思路。

5.1 问题：系统进入深度睡眠后无法被预期外设唤醒

可能原因及排查步骤：

1. 时钟未使能：这是最常见的原因。检查对应外设的DCGC*寄存器位是否已设置为1。务必在进入深度睡眠前设置。
2. 中断未正确配置：时钟使能只是提供了“动力”，外设本身的中断（如GPIO边沿中断、UART接收中断、定时器匹配中断）必须被使能，并且对应的NVIC中断通道也需要打开。
3. 时钟源不可用：在深度睡眠模式下，主系统时钟（如PLL输出）通常被关闭。如果外设（如UART）的时钟源配置为系统时钟，即使模块有时钟，也无法产生正确的时序和中断。需要将外设时钟源切换到深度睡眠下可用的时钟源，例如内部精密振荡器（PIOSC）。
4. 引脚配置问题：对于GPIO唤醒，除了时钟和中断，还要确保引脚被正确配置为输入模式，并且上拉/下拉电阻配置正确，避免悬空导致误触发或无法触发。
5. 电源域问题：某些外设可能位于不同的电源域。确保在深度睡眠模式下，该外设所在的电源域没有下电。TM4C129的休眠模块（HIB）就是一个独立电源域的典型例子。

5.2 问题：测量到的深度睡眠电流仍然偏大

可能原因及排查步骤：

1. 未使用的模块时钟未关闭：仔细检查所有DCGC*和SCGC*寄存器。一个常见的疏忽是，在开发阶段为了方便调试，使能了许多外设（如所有UART、SSI、I2C），但在最终功耗优化时忘记禁用它们在低功耗模式下的时钟。建议在初始化尾声，显式地遍历并关闭所有未使用模块的低功耗时钟。
2. I/O引脚配置：未使用的GPIO引脚如果处于浮空输入状态，可能会因感应电压而产生漏电流。最佳实践是将所有未使用的引脚配置为输出低电平或带上拉的输入（根据板级设计决定）。
3. 调试接口影响：JTAG/SWD调试接口在连接时可能会阻止芯片进入最深的睡眠状态，或引入额外的功耗。进行最终功耗测量时，应断开调试器，或确保软件禁用了调试模块（如果支持）。
4. 外围电路漏电：MCU本身的功耗达标了，但板卡上其他电路（如电平转换芯片、传感器供电未切断）可能在漏电。需要排查整个系统的电源路径。

5.3 寄存器操作中的“雷区”

• 保留位（Reserved Bits）：如前所述，对包含保留位的寄存器进行“读-修改-写”操作时，必须使用位操作（AND/OR），绝不能直接赋值。直接赋值会覆盖保留位，可能导致在不同芯片版本或未来产品上出现不可预知的行为。
• 时序依赖：有些外设的时钟门控使能后，需要等待几个时钟周期才能访问该外设的寄存器。TivaWare库函数SysCtlPeripheralEnable内部包含了等待就绪的循环。如果你是自己操作寄存器，在设置RCGC/SCGC/DCGC位之后，最好插入一个短暂的延时（例如执行几条NOP指令）再访问该外设。
• 依赖关系：某些复杂外设（如USB、Ethernet）内部包含多个子模块。使能其顶层时钟门控后，可能还需要配置其内部时钟控制寄存器才能使能所有功能。务必查阅具体外设章节的详细说明。

5.4 低功耗模式选择：Sleep vs. Deep-Sleep

如何选择睡眠还是深度睡眠？

• 睡眠模式：唤醒速度快（通常只需几个时钟周期），因为系统时钟仍在运行。适用于短暂空闲、需要快速响应的场景。此时主要用SCGC*寄存器管理外设时钟。
• 深度睡眠模式：功耗更低，但唤醒需要时间恢复系统时钟（如PLL重新锁定）。适用于长时间休眠、对唤醒延迟不敏感的场景。此时必须使用DCGC*寄存器。

一个高级策略是动态调整：在任务队列空时，先进入睡眠模式；如果睡眠超时（比如100ms内无新任务），再��入深度睡眠模式。这需要在SCGC*和DCGC*寄存器间进行协调配置。

6. 进阶话题：与电源控制寄存器的协同

时钟门控是降低动态功耗的主力，但要实现极致的低功耗，还需要与电源控制寄存器协同工作。在TM4C129中，主要涉及RCGCPWM、SCGCPWM、DCGCPWM这类运行/睡眠/深度睡眠时钟门控寄存器，以及PCON(Power Control) 寄存器。

PCON寄存器可以控制更激进的省电特性，例如：

• SRAM保持：在深度睡眠下，可以选择关闭部分或全部SRAM的电源以进一步省电，但这会丢失数据。SYSCTL_DS_RAM_*系列参数用于此配置。
• 调节器模式：可以切换内部电压调节器到低功耗模式。

协同工作流程：

1. 通过DCGC*关闭所有不必要外设的时钟。
2. 通过PCON配置SRAM保持策略（例如，只保持存放关键变量的32KB SRAM）。
3. 通过PCON将调节器设置为低功耗模式。
4. 执行WFI进入深度睡眠。

这种组合拳可以将TM4C129在深度睡眠下的电流降至微安级别，满足绝大多数电池供电设备的苛刻要求。