TMS570时钟系统与低功耗模式实战：从架构解析到汽车MCU应用-平芜编程栈

1. 时钟系统架构深度解析

时钟系统是微控制器的心脏，它决定了整个芯片的“脉搏”和“节奏”。在TMS570LS12x/11x这类面向功能安全（如ISO 26262 ASIL-D）的汽车级MCU中，时钟系统不仅仅是提供频率那么简单，它更是系统稳定性、实时性和低功耗管理的基石。这套架构的精妙之处在于，它将一个统一的时钟源，通过一套精心设计的“分发网络”，转化为不同速度、不同用途的时钟信号，精准地送达CPU、内存、总线和各个外设。

你可以把整个时钟系统想象成一个现代化的城市供水系统。主振荡器（OSCIN）就像是城市的主水源（水厂），它提供最原始、最纯净的“水”（时钟信号）。锁相环（PLL1/PLL2）则像是大型加压泵站和净水厂，它们能把主水源的水压提升（倍频）或进行精细过滤（整形），产生出满足不同区域压力需求的高质量“水”。而时钟域（Clock Domain）就是城市里不同的供水管网：有的管网直接供应高压水给消防队（CPU的GCLK），有的供应中压水给居民区（系统总线HCLK），还有的供应稳定低压水给花园喷灌系统（低速外设的VCLK）。全局时钟模块（GCM）就是这个系统的总调度中心，它管理着所有泵站的启停和所有管网的阀门。

为什么需要这么复杂的划分？核心原因有三：性能、功耗和安全性。CPU需要极高的时钟频率来执行复杂运算，而某些外设（如CAN控制器）可能只需要较低的频率就能稳定工作。如果让所有模块都跑在最高频，无疑是巨大的能源浪费。同时，在汽车电子中，某些功能（如发动机管理）必须时刻保持警惕，而另一些功能（如车内氛围灯控制）可以在大部分时间休眠。独立的时钟域允许我们单独关闭不需要的“管网”，实现精准的功耗控制。此外，关键的安全功能（如看门狗、实时中断RTI）需要独立于主系统时钟运行，即使主时钟失效，它们也能继续工作，触发安全响应，这正是RTICLK等独立时钟域存在的核心价值。

1.1 核心时钟域及其功能映射

TMS570的时钟域是理解其功耗和性能管理的关键。每个域都是一组共享同一时钟信号的逻辑模块的集合。文档中提到的几个关键时钟域值得我们深入探讨：

GCLK (CPU Clock Domain): 这是Cortex-R4F CPU内核的专属时钟。它的频率直接决定了CPU的指令执行速度。通过GHVSRC寄存器，它可以与HCLK和VCLKx共享同一个时钟源（默认是OSCIN），但在进入低功耗模式时，可以独立地被关闭（通过设置CDDIS寄存器的bit 0），让CPU核心彻底休眠，这是实现深度节能的关键一步。
HCLK (System Clock Domain): 这是系统模块、内存控制器（如Flash、RAM接口）和部分高速总线的基础时钟。它通常与GCLK同源同频，确保CPU和内存之间的访问同步高效。关闭HCLK意味着系统总线停滞，但一些由独立时钟域驱动的外设可能仍在工作。
VCLK/VCLKx (Peripheral Clock Domains): 这是最常见的外设总线时钟。多个VCLK域（如VCLK1, VCLK2, VCLK3）可以为不同的外设总线分组提供时钟，允许分组管理。例如，可以将所有通信外设（SCI, SPI, I2C）挂在一个VCLK域，将定时器挂在另一个，这样在只需要定时器工作时，可以关闭通信外设的时钟以省电。
VCLKA1/VCLKA2/VCLKA4 (Asynchronous Peripheral Clock Domains): 这是为特定高速或异步接口设计的专用时钟域。例如，VCLKA2专用于FlexRay控制器和其专用传输单元（FTU）。FlexRay是汽车高速网络协议，对时钟的稳定性和独立性要求极高，专用时钟域避免了其受到其他总线活动干扰。VCLKA4则专用于以太网控制器（EMAC）。这些域默认源是VCLK，但可以跑到HCLK的频率，为高性能外设提供充足的带宽。VCLKA4_DIVR是VCLKA4的分频版本，为需要不同时钟速率的以太网相关逻辑提供灵活性。
RTICLK (Real-Time Interrupt Clock Domain): 这是系统“心跳”和“守夜人”的时钟。它驱动实时中断（RTI）模块，产生周期性的定时中断，用于操作系统任务调度、软件看门狗喂狗等。它的关键特性是独立性。文档特别强调，如果为RTICLK选择的不是默认的VCLK源，那么其频率必须小于等于VCLK频率的1/3。这个限制源于芯片内部的同步电路设计，是为了确保跨时钟域信号传递的可靠性，防止亚稳态导致定时错误。在低功耗模式下（Doze, Snooze），RTICLK往往是唯一保持运行的时钟域，用以在休眠中维持基本的时间基准，等待唤醒事件。

实操心得：在配置RTICLK时，务必检查其与VCLK的频率关系。如果你使用内部低频振荡器（LF LPO，~128kHz）作为RTICLK源，而VCLK运行在100MHz，那么100MHz / 3 ≈ 33.3MHz，远大于128kHz，条件自然满足。但如果你使用一个外部时钟源，就需要通过RCLKSRC寄存器的RTI1DIV字段进行分频来满足这个比率要求。忽视这一点可能导致RTI定时不准确或系统不稳定。

1.2 时钟源的管理与选择逻辑

时钟源是时钟树的起点。TMS570提供了多个时钟源，其管理主要通过CSDIS、CSDISSET和CSDISCLR这一组寄存器完成。这种“状态寄存器+置位/清零寄存器”的设计是TI Hercules安全MCU的常见模式，好处是操作原子性强，避免读写-修改-写回过程中的竞态条件。

CSDIS寄存器直接反映了各个时钟源的启用状态。位0到7分别对应：

CLKSR0: 主振荡器 (OSCIN) - 通常是外部晶体或谐振器。
CLKSR1: PLL1 - 主要的频率提升单元。
CLKSR2: 保留（未实现）。
CLKSR3: 外部时钟输入1 (EXTCLKIN1)。
CLKSR4: 低频低功耗振荡器 (LF LPO) - 典型值~128kHz，精度较低但功耗极低，用于休眠模式下的唤醒和看门狗。
CLKSR5: 高频低功耗振荡器 (HF LPO) - 典型值~10MHz，用于时钟监控和快速唤醒。
CLKSR6: PLL2 - 第二个锁相环，可用于产生另一个频率。
CLKSR7: 外部时钟输入2 (EXTCLKIN2)。

一个关键细节是复位或唤醒后的默认状态：只有时钟源0（OSCIN）、4（LF LPO）和5（HF LPO）是默认启用的。这意味着如果你在程序中使用PLL1来获得更高系统频率，你必须在初始化序列中先启用PLL1（通过CSDISCLR或直接写CSDIS），等待其锁定稳定后，再通过GHVSRC寄存器将系统时钟切换到PLL1的输出。直接操作CSDISSET和CSDISCLR寄存器可以安全地设置和清除CSDIS中的位，而不需要先读取CSDIS的值。

时钟源到时钟域的映射是另一个配置重点。这是通过几个专用的源选择寄存器完成的：

GHVSRC寄存器: 这是最重要的寄存器之一。它一次性为GCLK、HCLK和所有VCLKx域选择同一个时钟源。这意味着CPU、系统总线和大部分外设总线是同步的。上电后默认源是OSCIN，此时GCLK/HCLK频率等于OSCIN频率，VCLKx频率是OSCIN频率的一半。
VCLKASRC寄存器: 为VCLKA1和VCLKA2这两个异步时钟域选择源，默认是VCLK。
VCLKACON1寄存器: 为VCLKA4域选择源，默认也是VCLK，并控制其分频器VCLKA4_DIVR。
RCLKSRC寄存器: 为RTICLK域选择源，默认是VCLK。

这种分层、分组的映射方式，在保证灵活性的同时，也简化了配置。通常，我们会将主要的高性能域（GCLK/HCLK/VCLKx）切换到PLL1输出以获得高频率，而让RTICLK保持在一个稳定的低频源（如LF LPO）上，以确保在低功耗模式下或主时钟失效时，��统仍有一个可靠的时间基准。

2. 低功耗模式实战：从理论到代码

理解了时钟域和时钟源，低功耗模式的实现就变得清晰起来。其本质就是：在满足功能需求的前提下，精准地关闭不需要的时钟源和时钟域。TMS570手册中定义的Doze、Snooze、Sleep是三种典型的预设场景，但正如文档所说，它们不是唯一的选项，开发者可以根据需要自定义更精细的功耗状态。

2.1 低功耗模式特性对比与选型指南

我们首先对比一下这三种模式的本质区别：

模式名称	活跃时钟源	活跃时钟域	典型唤醒源	建议唤醒时钟源	核心特点与适用场景
Doze (打盹)	主振荡器 (OSCIN)	RTICLK	RTI中断、GIO中断、CAN消息、SCI消息	主振荡器	CPU停止，外设部分活跃。主时钟仍在运行，Flash可能处于低功耗状态。唤醒速度较快，适用于需要周期性处理（由RTI触发）或等待外部通信（CAN/SCI）中断的场合。功耗低于正常运行模式，但高于Snooze/Sleep。
Snooze (浅睡)	LF LPO	RTICLK	RTI中断、GIO中断、CAN消息、SCI消息	HF LPO	深度节能，保留基本定时。关闭了所有高频时钟源，仅靠极低功耗的LF LPO维持RTICLK。任何唤醒事件都需要先启动HF LPO，再恢复Flash和主时钟，因此唤醒延迟最长。适用于长时间休眠、仅靠内部低频时钟维持定时唤醒的场景。
Sleep (深睡)	无	无	GIO中断、CAN消息、SCI消息	HF LPO	最低功耗，时钟全停。所有时钟源和时钟域都被关闭，芯片仅保留必要的逻辑电源。只能通过特定的引脚中断或通信模块的“唤醒 on activity”功能来唤醒。由于需要从头启动HF LPO和所有时钟，唤醒时间与Snooze类似。这是能达到的最低静态功耗状态。

模式选择的核心逻辑：

是否需要维持精确计时？如果需要，则必须保持RTICLK运行，排除Sleep模式，在Doze和Snooze间选择。
对唤醒延迟的容忍度？如果要求快速响应，Doze模式是首选，因为主时钟仍在运行。如果可以接受几十到几百微秒的唤醒时间，Snooze和Sleep能节省更多功耗。
唤醒事件是什么？如果唤醒源是RTI定时器，那么Snooze模式非常合适。如果唤醒源是外部引脚（GIO）或网络消息（CAN/SCI），则需要确认这些模块在对应模式下是否仍能检测事件。例如，在Sleep模式下，CAN控制器必须配置为能在总线活动时自动唤醒。

2.2 进入低功耗模式的软件序列详解

文档2.4.3.1节给出了进入低功耗模式的典型软件序列，这是一个需要严格遵循的流程，否则可能导致数据丢失或器件状态异常。我们来一步步拆解并补充实操细节：

步骤1：配置Flash进入睡眠模式这是降低功耗和确保唤醒后Flash能正确工作的关键一步。Flash存储器在活跃状态下功耗可观。FLASH_FALLBACK_POWER_MODE和各个Flash Bank的功耗模式需要被设置为“睡眠（Sleep）”。这里有一个重要的时序要求：Flash泵（pump）只有在所有Flash Bank都切换到睡眠模式后，才会自己进入睡眠模式。而每个Flash Bank只有在至少一个“活动宽限期（AGP）”内没有被访问后，才会开始切换。

实操心得：AGP时间需要在Flash控制寄存器中配置。在调用WFI指令进入低功耗前，确保你的代码和数据都不再位于即将休眠的Flash Bank中（通常通过将关键唤醒中断服务例程和相关的栈、变量放到RAM中执行）。一个常见的做法是，在进入低功耗前，将一小段“唤醒后初始化”代码和关键数据复制到RAM，然后跳转到RAM中执行最后的低功耗入口序列。

步骤2：禁用不需要的时钟源通过写CSDIS或CSDISSET寄存器来关闭时钟源。但这里有一个依赖关系：一个时钟源只有在所有使用它的时钟域都被禁用或切换到其他源后，才能被真正关闭。例如，你想关闭PLL1（CLKSR1），你必须先确保GCLK/HCLK/VCLKx（通过GHVSRC配置）不再使用PLL1作为源。通常的流程是：先将系统时钟切回OSCIN，然后再禁用PLL1。

步骤3：禁用不需要的时钟域通过CDDIS、CDDISSET、CDDISCLR寄存器来控制。每个位对应一个时钟域（见表2-10）。例如，设置CDDIS的bit 0可以禁用GCLK域。但这里存在一个硬件握手机制：一个时钟域只有在所有使用该域的模块都“许可”关闭时，才会被关闭。这个“许可”通常由模块内部的时钟门控逻辑自动管理。对于开发者而言，这意味着在禁用某个外设的时钟（通过PCR寄存器）后，还需要等待一段时间（通常几个时钟周期），或者确保该外设没有任何挂起的操作，才能成功禁用其所在的时钟域。

步骤4：使Cortex-R4F内核进入空闲状态这是触发时钟门控的最后一步。执行ARM的WFI(Wait For Interrupt)指令。这条指令会让CPU完成所有流水线中的指令、清空写缓冲、完成所有未决的总线事务。之后，CPU内核会向GCM发出信号：“我的时钟可以关了”。如果此时CDDIS寄存器的bit 0（GCLK域禁用位）已被设置，GCM就会关闭GCLK，CPU核心完全停止运行。

一个典型的Doze模式入口代码框架（伪代码风格）如下：

void enterDozeMode(void) { // 1. 配置Flash进入睡眠模式 (需参考Flash控制器章节的具体寄存器) FLASH_REG->FBFALLBACK = FLASH_FALLBACK_SLEEP; FLASH_REG->BANK[0].FBPWRMODE = FLASH_PWRMODE_SLEEP; // ... 配置其他Bank // 等待Flash进入睡眠状态（可通过状态位或延时） // 2. 禁用本模式下不需要的外设时钟（通过PCR寄存器） disablePeripheralClocks(); // 3. 禁用本模式下不需要的时钟域（例如，除了RTICLK外的其他域） // 假设我们要保持RTICLK（域6）运行，关闭其他域 uint32_t cddisset_value = 0xFFFFFFFF & (~(1 << 6)); // 保留bit6 (RTICLK)，设置其他位以禁用 SYS_REG->CDDISSET = cddisset_value; // 写CDDISSET寄存器来禁用域 // 4. 执行内存屏障指令，确保之前的配置操作都完成 __dsb(); // 5. 执行WFI指令，CPU进入空闲，等待中断唤醒 __asm(" WFI"); // 6. 唤醒后从这里继续执行 // 首先需要恢复时钟域和时钟源 SYS_REG->CDDISCLR = 0xFFFFFFFF; // 清除所有时钟域禁用位 // ... 恢复时钟源，重新初始化PLL等 // 最后恢复Flash到活动模式 }

注意事项：文档2.4.3.2节特别警告，在进入低功耗模式时，需要确保像HTU（高精度定时器传输单元）、FTU（FlexRay传输单元）、POM（参数覆盖模块）这类总线主控模块没有正在进行的传输事务。否则强制关闭时钟可能导致数据损坏或总线锁死。安全的做法是，在进入低功耗前，查询这些模块的状态寄存器，确认其空闲，或按照其用户指南的建议序列停止它们。

3. 时钟安全机制：故障检测与应对

对于安全关键系统，时钟失效是致命的。TMS570内置了多层时钟监控机制，这是其达到ASIL-D等级的重要保障。

3.1 振荡器监视器 (Oscillator Monitor - CLKDET)

这是第一道防线。它使用高频低功耗振荡器（HF LPO）作��参考，去监测主振荡器（OSCIN）的频率是否在正常范围内。有效范围是：f(HF LPO) / 4 ≤ f(OSCIN) ≤ f(HF LPO) × 4。

这里有个关键点：HF LPO本身是一个未经校准的RC振荡器，其频率范围较宽（典型5.5MHz到19.5MHz）。因此，这个监控窗口是动态的、与HF LPO实际频率相关的。例如，如果HF LPO实际跑在10MHz，那么OSCIN的有效范围就是2.5MHz到40MHz。这要求我们在选择外部晶体频率时，必须考虑这个由芯片工艺决定的监控边界，而不是一个绝对的固定值。

当CLKDET检测到OSCIN频率超范围时，会触发一个振荡器失效事件。应用程序可以通过系统模块的故障安全逻辑（如Error Signaling Module, ESM）配置响应措施，例如触发不可屏蔽中断（NMI）或直接引发安全复位。

3.2 PLL滑差检测器 (PLL Slip Detector)

PLL是频率生成的核心，其失效可能导致系统时钟骤变。PLL内部集成了滑差检测电路，监测两种异常：

参考周期滑差 (RFSLIP)：输出时钟相对于参考时钟跑得太快。
反馈周期滑差 (FBSLIP)：输出时钟相对于参考时钟跑得太慢。

滑差本质上反映了PLL失锁或锁相不稳定。检测到滑差后，信号会经过一个可选的滤波器（可配置），然后被记录到系统全局状态寄存器（GLBSTAT）中。同样，应用程序可以配置ESM来定义系统响应，比如切换到备份时钟源（如HF LPO）并产生错误信号。

3.3 外部时钟监视器 (ECLK输出) 与双时钟比较器 (DCC)

这是更高级和灵活的监控手段。

外部时钟监视：通过配置ECPCNTL寄存器，可以将VCLK分频后从ECLK引脚输出。分频比可从1到65536。外部电路（可能是另一个微控制器或专用的监控芯片）可以持续监测这个ECLK信号的频率，从而间接验证整个系统时钟树的频率是否正确。这是一种外部冗余监控。

双时钟比较器 (DCC)：这是芯片内部一个非常强大的自我检查工具。TMS570有两个DCC模块（DCC1, DCC2）。每个DCC包含两个独立的向下计数器（Counter 0和Counter 1），它们分别用两个独立的时钟进行计数。

Counter 0通常使用一个“已知良好”的参考时钟，比如主振荡器（OSCIN）。
Counter 1则用来测量需要被监控的时钟信号，可以从多个源中选择（如PLL1输出、PLL2输出、VCLK、LF/HF LPO等）。

工作原理是：两个计数器被加载相同的初始值（种子值），然后开始以各自的时钟频率向下计数。由于时钟频率不同，它们会以不同的速度减到0。DCC模块会持续比较两个计数器的值。如果被监控的时钟（Counter 1的时钟）频率偏离预期，两个计数器归零的时间差就会超出预设的容差窗口，从而触发一个错误标志。

例如，你可以用OSCIN（假设10MHz）作为DCC1 Counter 0的参考时钟，用PLL1的输出（假设100MHz）作为Counter 1的时钟。设置种子值为1000。在理想情况下，Counter 0需要1000 / 10MHz = 100us减到0，Counter 1需要1000 / 100MHz = 10us。DCC逻辑会检查这个时间关系。如果PLL1输出频率漂移到105MHz，Counter 1的计数时间变为约9.52us，与参考时间的比例关系被破坏，DCC即可检测出异常。

DCC提供了一种在运行时持续、高精度地交叉校验内部时钟质量的方法，是功能安全架构中实现“多样化时钟监控”的典型手段。

4. 关键寄存器精讲与配置陷阱

手册中列出了大量的系统控制寄存器，这里我们聚焦几个与时钟和低功耗最相关的核心寄存器，深入其位域含义和配置时的“坑”。

4.1 CDDIS / CDDISSET / CDDISCLR：时钟域开关控制器

这三个寄存器共同管理时钟域的启用和禁用。CDDIS是状态寄存器，直接反映各时钟域的开关状态（1=禁用，0=启用）。CDDISSET是置位寄存器，向某位写1会将CDDIS中对应位置1（禁用该域）。CDDISCLR是清零寄存器，向某位写1会将CDDIS中对应位清0（启用该域）。

关键点：

原子操作：直接写CDDISSET/CDDISCLR是原子性的，优于“读-改-写”CDDIS寄存器，在多任务或中断环境下更安全。
硬件握手：向CDDISSET写1发起“禁用请求”，但该域实际关闭需要等待所有使用它的模块“许可”。读取CDDIS可以确认是否已真正关闭。
唤醒默认值：系统复位或从低功耗模式唤醒时，所有时钟域默认被启用（CDDIS清零）。这意味着你的低功耗入口代码中设置的禁用状态，在唤醒后会被重置。唤醒后的初始化代码需要根据应用需求重新配置时钟域。

4.2 GHVSRC：系统核心时钟源选择器

这个寄存器控制着GCLK、HCLK和VCLKx的时钟源。它是一个非常重要的寄存器，因为切换系统时钟源通常伴随着频率的剧烈变化。

配置流程与注意事项：

切换前准备：如果要从低速源（如OSCIN）切换到高速源（如PLL1），必须确保目标时钟源已经启用且稳定（例如，PLL1已锁定）。通常需要等待PLL锁定状态位（在PLLCTL1寄存器中）置起。
切换操作：直接写GHVSRC寄存器的GHVSRC字段。例如，要切换到PLL1，可能写入类似SYS_REG->GHVSRC = (SYS_REG->GHVSRC & ~0x7) | 0x1;的代码（具体值需查手册映射）。
切换瞬时：在写入GHVSRC的瞬间，系统时钟会短暂停顿几个周期，然后以新频率运行。这期间CPU执行会暂停。绝对不能在Flash中执行这段切换代码，因为Flash访问可能因时钟变化而失败。标准做法是将时钟切换代码链接到RAM中并在RAM中执行。
唤醒源选择：GHVSRC寄存器中的GHVWAKE字段用于选择从低功耗模式唤醒时，GCLK/HCLK/VCLKx所使用的时钟源。例如，在Snooze模式下，系统由LF LPO和RTICLK维持，唤醒事件发生时，你可以配置GHVWAKE选择HF LPO作为初始唤醒时钟，快速启动系统，然后再切换到主振荡器或PLL。

4.3 VCLKASRC, VCLKACON1, RCLKSRC：专用时钟域配置

VCLKASRC：配置VCLKA1和VCLKA2的源。对于FlexRay应用，务必确保VCLKA2的时钟稳定且满足协议要求的精度（通常需要外部高精度晶体或时钟输入）。
VCLKACON1：除了选择VCLKA4的源，还控制其分频器VCLKA4_DIVR。以太网MAC对时钟精度有严格要求（通常需要50MHz或25MHz，精度在±50ppm以内）。你需要根据输入的VCLKA4频率（可能来自PLL），计算并设置正确的分频比，以得到MAC所需的精确时钟。VCLKA4_DIV_CDDIS位允许你独立关闭这个分频时钟域，即使VCLKA4本身是开启的，这提供了更细粒度的功耗控制。
RCLKSRC：配置RTICLK源。牢记RTICLK频率 ≤ VCLK/3的约束。如果选择非VCLK的源（如LF LPO），且其频率不满足此条件，必须使用RTI1DIV字段进行分频。例如，VCLK运行在100MHz，你选择EXTCLKIN1（假设20MHz）作为RTICLK源，20MHz > 33.3MHz，不满足条件。此时需要设置RTI1DIV为分频2（得到10MHz）或分频4（得到5MHz）。

4.4 CLKTEST：时钟测试模式的利器

这个寄存器对于驱动开发和调试极其有用。它允许你将内部关键的时钟信号输出到特定的引脚（ECLK或N2HET1[12]）进行测量，或者将时钟有效状态标志输出。

使用场景：

验证PLL锁定与频率：将CLKTEST.SEL_ECP_PIN设置为0001（PLL1自由运行时钟输出），连接到示波器或频率计，可以直接测量PLL1的输出频率，验证锁相环配置是否正确。
调试低功耗时序：在进入低功耗模式前后，监控ECLK引脚输出的某个时钟（如GCLK），可以直观地看到时钟何时停止、何时恢复，帮助精确测量唤醒时间。
检查时钟监控状态：将SEL_GIO_PIN设置为0001（PLL1有效状态），可以在N2HET1[12]引脚上监控PLL1的锁定状态（高电平有效）。

配置步骤：

首先，通过SYSPC1寄存器将ECLK引脚配置为功能模式（ECPCLKFUN = 1）。
然后，配置CLKTEST寄存器：将CLK_TEST_EN字段写为5h以启用测试模式，��设置SEL_ECP_PIN和/或SEL_GIO_PIN来选择要输出的信号。
使用示波器探头连接对应引脚进行观测。

避坑指南：时钟测试模式会覆盖这些引脚原有的功能。在产品最终代码中，务必确保禁用了CLKTEST模式（CLK_TEST_EN不为5h），并将引脚配置回其正常功能，否则可能导致系统功能异常。

5. 低功耗应用实战：一个完整的Snooze模式例程

让我们结合一个具体的应用场景，将上述所有知识点串联起来：设计一个车载数据记录器，在车辆熄火后，需要以极低功耗运行，每隔10秒唤醒一次，采集一次传感器数据并存储，然后继续休眠。

需求分析：

休眠期：需要极低功耗，仅维持基本计时。
定时唤醒：周期10秒，由RTI模块产生中断实现。
唤醒后工作：需要CPU、Flash、ADC、SPI（连接存储芯片）短暂工作。
唤醒源：RTI中断。
模式选择：Snooze模式是最佳选择。它关闭了所有高频时钟（包括主振荡器和PLL），仅由LF LPO驱动RTICLK，功耗最低，同时能满足RTI定时唤醒的需求。

软件设计步骤：

系统初始化（上电后仅一次）:
- 配置主振荡器、PLL，将系统时钟（GCLK/HCLK/VCLK）切换到PLL输出以获得高性能，完成外设初始化。
- 配置RTI模块：选择RTICLK源为LF LPO（通过RCLKSRC寄存器）。计算10秒中断所需的比较值。假设LF LPO频率为128kHz，RTI通常有一个预分频器（例如，RTI时钟/1, /2, /4...）。我们需要设置合适的预分频和比较值。例如，使用128kHz时钟，不分频，10秒需要128000 Hz * 10 s = 1,280,000个计数。检查RTI计数器位宽是否支持（通常24位或32位，足够）。使能RTI周期中断。
进入Snooze模式前的准备:
- 保存上下文：将需要保持的全局变量、外设状态保存到RAM中（如果Flash会休眠）。
- 配置唤醒后时钟：在GHVSRC寄存器中，设置GHVWAKE字段，选择HF LPO作为唤醒后的初始时钟源。因为从Snooze唤醒时，主振荡器和PLL都是关闭的，HF LPO启动最快。
- 关闭外设：通过各外设的PCR寄存器，禁用ADC、SPI等外设的时钟。确保没有DMA或传输单元（HTU/FTU）在活动。
- 切换时钟源：将GHVSRC寄存器的GHVSRC字段临时切换到OSCIN（或一个已启用的低频源），为关闭PLL做准备。然后通过CSDISSET寄存器禁用PLL1、PLL2等高频时钟源。
- 配置Flash：将Flash泵和所有Flash Bank的功耗模式设置为睡眠（Sleep）。等待AGP超时，可以通过查询Flash状态寄存器或插入一个保守的软件延时来确保。
- 禁用时钟域：通过CDDISSET寄存器，禁用除RTICLK域（域6）之外的所有时钟域。具体需要保留哪些域，需根据唤醒后立即要用的模块决定。为了最低功耗，我们只保留RTICLK。
- 清理与屏障：禁用CPU中断（但NMI和用于唤醒的RTI中断必须保持启用），清理数据缓存（如果使能），执行数据同步屏障（__dsb()）指令确保所有内存操作完成。
进入Snooze模式:
- 执行__asm(" WFI")指令。CPU停止，GCLK域根据CDDIS设置被关闭。
RTI中断唤醒与服务:
- RTI中断发生，触发唤醒序列。GCM根据GHVWAKE的设置，启用HF LPO时钟源。
- HF LPO稳定后，GCM将其作为GCLK/HCLK/VCLK的源，CPU开始从WFI指令后的地址执行（即中断服务例程ISR）。
- 在RTI ISR中： a.快速恢复：首先，通过CDDISCLR寄存器快速启用必要的时钟域（如GCLK、HCLK、VCLK）。 b.切换主时钟：启动主振荡器（OSCIN），等待其稳定。启动PLL1，等待锁定。然后将GHVSRC切换回PLL1输出，将系统频率恢复到高性能状态。 c.恢复Flash：将Flash泵和Bank的功耗模式从睡眠切换回活动（Active）或待机（Standby）。等待Flash就绪。 d.执行任务：此时系统已全速运行。执行数据采集（ADC）、数据处理、存储（SPI）等任务。 e.重新配置低功耗：任务完成后，重复步骤2中的准备流程（但可能可以跳过一些重复的初始化）。 f.清除中断标志，并再次执行WFI进入Snooze模式。