汽车级PMIC电源设计：SMPS输入跌落保护与PCB布局实战解析-平芜编程栈

1. 项目概述：汽车级PMIC的SMPS电源跌落保护与布局设计

在汽车电子领域，电源管理集成电路（PMIC）是确保车载信息娱乐系统、数字仪表盘和高级驾驶辅助系统（ADAS）等关键功能稳定运行的核心。TPS659038-Q1和TPS659039-Q1作为德州仪器（TI）推出的高集成度汽车级PMIC，集成了多达7个可配置的开关模式电源（SMPS）和多个低压差线性稳压器（LDO），为复杂的多核处理器和外围电路提供高效、可靠的电源解决方案。这类芯片的设计难点不仅在于功能集成，更在于如何在严苛的汽车电气环境中（如冷启动、负载突降、抛负载等瞬态事件）保证每一个电源轨的绝对可靠。

在实际项目中，一个容易被忽视但后果极其严重的问题是：当系统输入电压（VCC1）快速跌落时，如何防止PMIC内部SMPS的高侧和低侧MOSFET发生“直通”（Cross-Conduction）。直通电流会瞬间产生巨大的功耗，直接导致芯片过热甚至永久性损坏。官方数据手册（Datasheet）中明确警告，必须确保在任何情况下，包括负向瞬态，SMPSx_IN引脚的电压在器件被禁用前不低于1.8V。这个要求并非空穴来风，而是基于芯片内部逻辑电路的供电电压阈值。一旦SMPSx_IN电压过低，内部控制逻辑可能无法正确驱动MOSFET的栅极，导致两者意外同时导通，形成从输入到地的低阻通路。

本文将从一个资深硬件工程师的视角，深入拆解TPS65903x-Q1系列PMIC在此场景下的设计要点。我不会仅仅复述数据手册的公式，而是结合多年的板级设计和调试经验，详细解释为什么会有这个1.8V的限制，如何精确计算所需的保持电容，以及在PCB布局和测量验证中必须注意哪些“坑”。无论你是在设计全新的汽车电子控制单元（ECU），还是在对现有电源系统进行故障排查，这些基于实战的经验都将帮助你构建更健壮、更可靠的电源树。

2. 核心风险解析：SMPS输入电压跌落与直通电流

要理解这个设计挑战，我们首先得看看一个同步降压（Buck）SMPS的基本工作原理。简单来说，它通过高侧开关管（HS-FET）和低侧开关管（LS-FET）交替导通，在开关节点（SW）产生一个PWM方波，再经过LC滤波器得到平滑的直流输出电压。控制器需要精确的时序控制来确保HS-FET和LS-FET永远不会同时导通，否则输入电压将直接对地短路，产生巨大的峰值电流，这就是“直通”或“穿通”（Shoot-Through）。

在TPS65903x-Q1这类集成式PMIC中，HS-FET和LS-FET以及它们的驱动逻辑都集成在芯片内部。驱动逻辑电路的正常工作依赖于芯片的模拟电源，而这个电源直接来自SMPSx_IN引脚（通常与VCC1相连）。当系统输入电压（例如车载电池）因某种原因（如线束接触不良、保险丝熔断、或负载突降）开始跌落时，VCC1和SMPSx_IN的电压也会随之下降。

问题的核心在于两个电压阈值的竞赛：

VSYS_LO：这是PMIC内部定义的系统电压低阈值（典型值2.75V至3.10V可编程）。当VCC1电压低于此阈值时，PMIC会触发关断序列，开始禁用各个电源轨。
内部逻辑最低工作电压（~1.8V）：这是驱动HS-FET和LS-FET的逻辑电路能够可靠工作的最低电压。数据手册中强调的“1.8 V minimum”正是针对此点。

关断序列并非瞬间完成。从VCC1跌落到VSYS_LO阈值以下，到PMIC内部逻辑完全关断所有SMPS，存在一个固有的延迟时间（数据手册中给出的最大去抖时间ΔT为198µs）。在这关键的近200微秒内，如果SMPSx_IN引脚上的电压（考虑到PCB走线寄生电感带来的负向尖峰）跌破了1.8V，那么驱动逻辑就可能失效。逻辑失效的典型表现就是失去对MOSFET栅极的控制，可能使HS-FET和LS-FET同时处于导通或半导通状态。

一旦发生直通，电流路径是：SMPSx_IN -> HS-FET -> LS-FET -> SMPSx_GND。由于通路电阻极低，电流会急剧上升，仅在芯片内部产生的瞬时功耗就可能高达数十瓦。这远超芯片封装的散热能力，会在极短时间内导致局部过热和硅层熔毁，造成不可逆的损坏。

注意：这种损坏模式在测试中可能表现为芯片“莫名其妙”的短路或功能失效，尤其在系统进行频繁上下电、冷启动或注入ISO 7637-2汽车脉冲测试时容易暴露。它不同于普通的过流保护，因为逻辑失效发生在保护机制正确动作之前。

因此，设计的首要目标转变为：在VCC1从正常值跌落到VSYS_LO，再到最终关断的这198µs窗口期内，利用储能元件（电容）来“撑住”SMPSx_IN引脚上的电压，确保其（包括所有纹波和负向瞬态）始终高于1.8V。这不仅仅是满足VCC1 > VSYS_LO，而是要保证PMIC芯片球栅阵列（BGA）封装引脚处的实际电压满足要求。

3. 关键参数计算与输入电容选型

数据手册的“应用与实现”章节给出了计算所需最小电容的公式（公式10），这是我们设计的起点。但直接套用公式往往不够，我们需要理解每个变量的物理意义和获取方法。

公式回顾：C = I × ΔT / (VSYS_LO – VCC1MIN)其中：

C: 需要在VCC1引脚上提供的总电容（包括预稳压器输出电容和PMIC输入电容），单位法拉（F）。
I: PMIC输入电源上的总电流（A）。这是整个计算中最关键、也最容易出错的部分。
ΔT: 从VCC1 = VSYS_LO到器件关闭的最大去抖时间，取198µs。
VSYS_LO: 器件被禁用的阈值电压（V）。根据你的OTP编程设定，例如设为2.9V。
VCC1MIN: 为了保持SMPSx_IN瞬态高于1.8V所需的VCC1最小电压（V）。注意，这里不是1.8V！

3.1 分步计算与实战要点

第一步：确定最恶劣情况下的总电流 (I)这个I并非PMIC的静态电流，而是在电压跌落事件发生时，所有正在工作的SMPS和LDO从输入电源汲取的总电流。你需要考虑最恶劣的负载场景。

列出所有活动的电源轨：根据你的应用，确定在掉电前哪些SMPS和LDO处于开启状态。
计算各电源轨的输入电流：对于每个SMPS，使用公式Iin_smps ≈ (Vout × Iout) / (Vin × η)。其中效率η可以参考数据手册中的典型曲线，在重载下可取85%-90%。对于LDO，输入电流近似等于输出电流（忽略静态电流）。
求和：将所有活动电源轨的输入电流相加，得到总电流I。
增加裕量：务必考虑负载的瞬态峰值电流，以及PMIC内部电路的功耗。我通常会在计算值上增加20%-30%的工程裕量。

示例计算：假设一个典型应用，SMPS123（输出1.1V@9A）和SMPS8（输出1.8V@1A）在工作，输入电压Vin=5V，SMPS效率η=88%。

SMPS123输入电流 ≈ (1.1V * 9A) / (5V * 0.88) ≈ 2.25A
SMPS8输入电流 ≈ (1.8V * 1A) / (5V * 0.88) ≈ 0.41A
假设还有LDO1（3.3V@300mA）由5V输入供电，其输入电流≈0.3A。
估算PMIC其他电路电流：~100mA。
初步总和：2.25 + 0.41 + 0.3 + 0.1 = 3.06A。
增加25%裕量：I≈ 3.06A * 1.25 ≈3.83A。

第二步：确定VCC1MIN这是为了确保芯片引脚处的SMPSx_IN电压高于1.8V，而要求VCC1引脚处必须维持的最低电压。两者之差来自于PCB走线寄生电感（L_parasitic）在电流变化时产生的感应电压尖峰：Vspike = L_parasitic * di/dt。

di/dt：在输入电压跌落、电容放电时，电流变化率可能很高。一个保守的估计是，在198µs内，电流从满载值I下降到0，因此di/dt ≈ I / ΔT。沿用上例，di/dt ≈ 3.83A / 198µs ≈ 19.3 A/ms。
L_parasitic：从VCC1滤波电容到PMIC的SMPSx_IN引脚之间的PCB走线或过孔的寄生电感。这是布局决定的。一个粗略的经验值是：每毫米长度、0.5mm宽度的表层走线约有1nH电感；一个通孔约有0.5-1nH电感。你需要估算最坏情况下的回路电感。
计算尖峰：假设总寄生电感L_parasitic = 3nH（一个比较差的布局），则Vspike = 3nH * 19.3 A/ms = 57.9mV。这个值看起来不大，但在快速瞬态下可能更高。为了安全起见，工程师常会预留更大的裕量。
设定VCC1MIN：VCC1MIN = 1.8V + Vspike + 裕量。如果我们预留200mV的裕量，并假设尖峰为100mV，那么VCC1MIN = 1.8V + 0.1V + 0.2V = 2.1V。

第三步：选择VSYS_LO阈值VSYS_LO是可编程的，范围在2.75V到3.10V之间。为了给电容放电提供更大的电压窗口（VSYS_LO – VCC1MIN），从而减小所需电容值，应尽可能将VSYS_LO设置为允许范围内的较低值，例如2.8V。但这需要权衡系统其他部分对最低工作电压的要求。

第四步：代入公式计算电容现在我们将所有值代入公式：

I = 3.83 A
ΔT = 198 µs = 1.98e-4 s
VSYS_LO = 2.8 V
VCC1MIN = 2.1 V
C = 3.83 A * 1.98e-4 s / (2.8 V – 2.1 V) = 3.83 * 1.98e-4 / 0.7 ≈ 1.08e-3 F =1080 µF

这个计算结果（约1000µF）可能会让人吃惊，因为它远大于通常为了稳压和滤波而放置的输入电容（通常是10-100µF级别）。这凸显了在汽车电源设计中，应对异常掉电事件所需电容与正常滤波电容是不同量级的概念。

第五步：电容选型与实现1080µF的电容不可能全部放在PMIC芯片旁边。通常的解决方案是：

预稳压器输出电容：如果PMIC的VCC1来自一个前级的降压转换器（预稳压器），那么这个转换器的输出电容是主要的储能单元。应选择低ESR的电解电容（如聚合物铝电解电容）或多个陶瓷电容并联来提供大容量。
PMIC本地输入电容：在PMIC的VCC1和每个SMPSx_IN引脚附近，按照数据手册推荐放置高质量的陶瓷去耦电容（如4.7µF/10V，X7R或X5R材质）。这些电容主要用于高频滤波和提供快速瞬态电流，其容量贡献在上述计算中占比较小，但对于抑制高频噪声和引脚处的电压尖峰至关重要。
电容的电压降额与寿命：确保所选电容的额定电压远高于最大输入电压（如汽车电池的抛负载电压可能达到40V以上，因此预稳压器输出可能选用16V或25V额定电压的电容）。同时要考虑电容在高温下的容量衰减和ESR增加。

实操心得：

不要只算一个值：应对不同的工作场景（如全负载、部分负载、不同VSYS_LO设置）进行计算，取最坏情况。
寄生电感是隐形杀手：在布局阶段就必须尽全力减小从输入电容到PMIC引脚的回路的寄生电感。这比单纯增加电容更重要。
仿真验证：使用SPICE或类似的电路仿真工具，搭建包括PCB寄生参数（R， L）的模型，对掉电瞬态进行仿真，是验证设计有效性的有力手段。

4. PCB布局设计：从原理到实践的黄金法则

优秀的PCB布局是保证PMIC性能、效率和可靠性的基石，尤其是在处理大电流、高频率的SMPS电路时。TPS65903x-Q1数据手册的布局指南部分给出了非常具体的要求，这里我将结合这些要求，解释其背后的原理并提供可操作的布局技巧。

4.1 布局核心原则与分区

1. 接地策略：星型单点接地（Star Ground）

要求：使用坚固的电源地（PGND）平面，并为逻辑、LDO和模拟电路使用独立的地（AGND），最后在芯片下方通过一个“星点”连接这些地。
为什么：SMPS的开关电流很大且变化迅速（高di/dt），如果与敏感的模拟/数字地共享路径，开关噪声会通过地线耦合，严重干扰ADC、时钟和逻辑电路，导致系统不稳定、测量不准或通信错误。
怎么做：
- 在PCB上为PGND和AGND分别绘制完整的铜皮区域。
- PGND：覆盖所有SMPS的输入电容、输出电容、电感以及芯片的SMPSx_GND引脚所在的区域。尽可能保持完整，减少割裂。
- AGND：覆盖芯片的GND_ANA、GND_DIG、VIO_GND、REFGND1等引脚，以及所有LDO的输入输出电容、晶体振荡器电路、ADC参考电路等。
- 单点连接：在芯片底部（BGA封装下方）选择一个过孔位置，用一根短而粗的走线或一个0欧姆电阻将PGND和AGND连接起来。这是噪声电流返回电源的唯一通路，可以防止地环路。

2. 输入电容布局：最短路径优先

要求：将输入电容尽可能靠近IC的输入引脚放置。这比输出环路更重要！
为什么：输入电容的首要作用是为SMPS的开关电流提供最短、阻抗最低的高频回路。当高侧MOSFET导通时，电流从输入电容流出，经芯片、电感到输出；当低侧MOSFET导通时，电流从地流经芯片续流。这个高频环路面积必须最小化，以降低辐射电磁干扰（EMI）和环路寄生电感。寄生电感会在开关瞬间产生电压尖峰（V = L * di/dt），威胁MOSFET的安全并增加开关损耗。
怎么做：
- 为每个SMPSx_IN和SMPSx_GND引脚对分配专属的输入电容组（例如，一个4.7µF陶瓷电容）。
- 使用顶层（Top Layer）布线，将电容直接放置在芯片对应引脚的正下方或紧邻位置。
- 使用多个过孔将电容的GND端连接到PGND平面，将VIN端连接到输入电源平面或走线。目标是让“输入电容 -> 芯片引脚 -> 芯片内部MOSFET -> 芯片GND引脚 -> 输入电容GND”这个环路所包围的物理面积最小。

3. 功率环路布局：最小化SW节点环路

要求：将电感和输出电容尽可能靠近开关节点（SMPSx_SW）放置。保持由开关节点、电感、输出电容和PGND形成的环路面积尽可能小。
为什么：这个环路承载着高频（2.2MHz）、大幅度的开关电压（从0V到VIN）。大的环路面积就像一个天线，会辐射强烈的开关噪声，影响板上其他电路，也可能导致传导EMI测试失败。
怎么做：
- 电感应紧靠SMPSx_SW引脚放置。
- 输出电容应紧靠电感的输出端和PGND放置。
- 同样，使用宽而短的走线，并用多个过孔将电容的GND端连接到PGND平面。

4. 功率走线与过孔：控制寄生参数

要求：对于功率走线，通过使用宽走线、避免换层（如果必须换层则使用大量过孔）来尽可能减小电感和电阻。
为什么：走线电阻（R）会导致功率损耗和压降；走线电感（L）会产生电压尖峰和振铃，影响稳定性并增加EMI。
怎么做：
- 宽度：根据电流大小计算所需走线宽度。对于承载数安培电流的路径，可能需要50-100mil（1.27-2.54mm）甚至更宽的走线。
- 过孔：1个过孔的电阻和电感不容忽视。对于高电流路径，必须使用多个过孔并联。例如，连接顶层功率铜皮到内部电源层时，使用一个由6-8个过孔组成的过孔阵列。
- 层选择：优先在表层走大电流路径，因为表层可以放置更宽的走线且易于加工。如果必须使用内层，确保参考平面完整，并增加过孔数量。

4.2 寄生参数目标与测量验证

数据手册表9-1提供了关键连接处允许的最大寄生电感和电阻，以及优化布局评估板（EVM）上能达到的典型值。这是非常宝贵的参考数据。

连接部分	最大允许电感	最大允许电阻	EVM优化布局电感 (示例)	EVM优化布局电阻 (示例)
CIN – SMPSx_IN	< 1 nH	< 3 mΩ	~0.5 nH	~1.5 mΩ
CIN – SMPSx_GND	< 1 nH	< 2 mΩ	~0.6 nH	~1.0 mΩ
SMPSx_SW – 电感	N/A (尽量小)	N/A (尽量小)	N/A	~1.0-2.0 mΩ

如何达到EVM级别的性能？

使用大面积铜皮：对于输入/输出电源网络，不要用细线，直接使用覆铜（Polygon Pour）来连接。
对称布局：对于多相SMPS（如SMPS12），两相的布局应尽可能对称，以确保电流均衡和热分布均匀。
参考EVM布局：TI提供的评估板布局文件是最好的学习资料。仔细研究其层叠结构、元件摆放和布线方式。

关键的测量验证：设计完成后，必须实测验证最坏情况下的电压应力。数据手册图9-2和图9-3示意了测量方法。

测量对象：高侧MOSFET两端电压（SMPSx_IN 减去 SMPSx_SW）和低侧MOSFET两端电压（SMPSx_SW 减去 SMPSx_GND）。
目标：确保在芯片引脚处测得的这两个电压差（包括所有开关尖峰）的绝对值在任何时候都不超过7V（器件的绝对最大额定值）。
测量工具：
- 示波器：高带宽（≥200MHz）、高采样率（≥4GS/s）的示波器。
- 探头：必须使用有源差分探头。单端探头的接地线长会引入巨大环路电感，测到的尖峰严重失真，毫无参考价值。差分探头能直接测量两点间的电势差，精度高。
测量点：必须尽可能靠近芯片的BGA焊球。这意味着你可能需要在PCB上预留微小的测试过孔或焊盘，直接连接到SMPSx_IN、SMPSx_SW和SMPSx_GND的网络。测量SMPSx_IN时，差分探头的负端应接在SMPSx_IN输入电容的GND端（而不是远处的地平面），正端接在芯片引脚测试点。
测试条件：必须在相应SMPS轨道的启动瞬间（浪涌电流最大时）和高温环境下进行测量，因为此时电流变化率(di/dt)最大，产生的电压尖峰也最严重。

常见踩坑点：

忽视地弹噪声：使用单端探头长地线测量开关节点，会看到虚假的巨大振荡。
测量位置不对：在远离芯片的电容处测量，无法反映芯片引脚的真实应力。
未在极端条件下测试：只在室温、轻载下测试，结果看似良好，但在高温满载或启动时可能超标。
电容ESR/ESL未考虑：选择了容量达标但ESR或ESL较高的电容，高频特性差，无法有效抑制尖峰。

5. 系统级设计考量与故障排查

5.1 预稳压器与输入电源路径设计

TPS65903x-Q1的VCC1和SMPSx_IN通常由一个前级的预稳压器（如一个宽输入范围的降压转换器）供电。这个预稳压器的设计直接影响PMIC的可靠性。

使能（Enable）与电源良好（Power Good）时序：预稳压器应具备使能控制和电源良好指示功能。可以将PMIC的某个GPIO或REGEN信号配置为预稳压器的使能，实现时序控制。同时，监控预稳压器的输出是否良好，如果其输出异常跌落，应能快速通知PMIC或主处理器。
输出电容计算：如前所述，预稳压器的输出电容是应对输入跌落的主要储能单元。其容量需满足我们之前计算的C值要求。同时，该电容的ESR和ESL要小，以提供快速的瞬态响应。
反向电流阻断：在系统输入电源突然移除时，PMIC及其负载上的电容可能会通过预稳压器的体二极管或电感向输入端放电，这可能造成问题。考虑在预稳压器输入端串联一个二极管（会产生压降和损耗）或使用具有理想二极管或负载开关功能的控制器。

5.2 异常掉电处理流程

一个稳健的系统需要规划好输入电源丢失时的行为：

检测：使用一个电压监控芯片（Supervisor）或PMIC自身的VSYS_MON功能，监测输入电压（VCC_SENSE）。当电压低于某个阈值（应高于VSYS_LO）时，产生中断。
响应：主处理器收到中断后，应立即开始安全关机流程：保存关键数据、通知外围设备、并有序地关闭PMIC上非必要的负载（通过I2C/SPI接口禁用某些SMPS或LDO）。这可以显著降低总电流I，从而减小对保持电容C的需求，或者为关键任务争取更长的保持时间。
保持时间（Hold-up Time）：从检测到掉电到系统完成关键操作所需的时间。我们之前计算的198µs是PMIC内部关断延迟，系统级的保持时间需要更长。这需要根据软件关机流程的时间来重新计算所需电容。

5.3 典型问题排查清单

当怀疑系统因输入电压跌落导致PMIC损坏或不稳定时，可以按以下步骤排查：

问题现象	可能原因	排查步骤与工具
PMIC在频繁上下电或注入脉冲测试后损坏	输入跌落导致直通电流	1.复查计算：核对输入电容计算是否基于最恶劣负载。 2.测量验证：用差分探头在芯片引脚处测量SMPSx_IN对GND的波形，在掉电时是否低于1.8V。 3.检查布局：评估输入电容到芯片引脚的回路电感是否过大。
系统在汽车冷启动时复位或异常	VCC1跌落导致PMIC提前复位，但未损坏	1.监控VSYS_LO：确认VSYS_LO的OTP设置值。 2.测量VCC1跌落深度：在冷启动时用示波器记录VCC1波形，看最低点是否低于VSYS_LO。 3.增加电容或调整预稳压器：增加输入电容或选用保持时间更长的预稳压器。
某个SMPS输出在开关机时有异常电压尖峰	布局不佳导致开关噪声过大，或输入电容不足	1.检查布局：对照第4章原则，检查功率环路面积。 2.测量开关节点：用差分探头查看SMPSx_SW波形，是否有严重过冲或振铃。 3.热成像检查：在满载时用热像仪查看PMIC和电感温度，是否有局部过热点。
系统噪声大，ADC采样不准或通信误码高	地噪声耦合严重	1.检查接地：确认PGND和AGND是否严格单点连接。 2.检查敏感信号线：模拟信号、时钟线是否远离SMPS的功率环路和电感。 3.使用频谱分析仪：探测电源和地平面上的噪声频谱。

最后的忠告：PMIC的电源设计，尤其是汽车应用，是“细节决定成败”的典型领域。理论计算是基础，但PCB布局、元件选型、测量验证三者缺一不可。务必在原型板阶段就进行严格的应力测试和异常工况测试，包括高温、低温下的输入电压缓降和骤降测试，确保设计在最恶劣的条件下依然安全可靠。TPS65903x-Q1是一款功能强大的芯片，把它用好，需要工程师对电源完整性、热管理和系统控制有深入的理解。希望这些从实际项目中总结的经验，能帮助你避开我曾踩过的那些“坑”。