Tiva™ TM4C微控制器Flash保护与μDMA配置实战指南-平芜编程栈

1. 项目概述

在嵌入式系统开发，尤其是涉及工业控制、汽车电子或物联网设备这类对安全性和实时性有双重高要求的领域，我们常常面临两个核心挑战：如何保护固件代码不被恶意读取或篡改，以及如何在不增加CPU负担的前提下，高效地处理海量数据流。这两个看似独立的问题，在德州仪器（TI）的Tiva™ TM4C系列微控制器上，通过其内置的Flash存储器保护机制和微型直接存储器访问（μDMA）控制器，得到了非常精巧的硬件级解决方案。

Flash存储器保护机制，通过一组特殊的非易失性寄存器，允许开发者对代码存储区进行细粒度的访问权限划分。这不仅仅是简单的“锁定”或“解锁”，而是可以精确到2KB的块，将其设置为“只读”或“只执行”，从而构建起一道坚固的防线，防止固件被逆向工程或注入恶意代码。而μDMA控制器则是一个高效的“数据搬运工”，它拥有32个独立通道，能够接管CPU与各种外设（如UART、ADC、SPI）之间繁重的数据搬运任务。通过预编程的传输描述符，它可以在后台自动完成数据传输，让CPU得以专注于核心的逻辑运算，从而大幅提升系统整体吞吐量和响应速度。

本文将深入拆解Tiva™ TM4C1232C3PM微控制器中这两项关键技术的实现细节。我们将从寄存器级开始，剖析Flash保护寄存器（FMPREn/FMPPEn）和启动配置寄存器（BOOTCFG）的工作原理、配置流程以及那些手册上可能不会明说的“坑”。接着，我们会把目光转向μDMA控制器，解析其通道分配、多种传输模式（基本、乒乓、散聚）的适用场景，并通过一个实际的ADC数据采集到内存的案例，展示如何从零开始配置并启动一次DMA传输。无论你是正在评估该平台安全特性的系统架构师，还是苦于优化外设数据吞吐的嵌入式软件工程师，相信这些从实际项目中沉淀下来的经验和细节，都能为你提供直接的参考。

2. Flash存储器保护机制深度解析

在嵌入式系统中，固件是设备的核心“大脑”与“灵魂”。一旦固件被非法读取或篡改，轻则导致产品功能失效、知识产权泄露，重则可能在关键控制系统中引发安全事故。因此，现代微控制器普遍集成了硬件级的代码保护功能。Tiva™ TM4C系列的Flash保护机制以其灵活性和硬件强制性，成为了构建安全启动链和代码保护方案的重要基石。

2.1 保护寄存器核心原理：FMPREn与FMPPEn

Flash存储器的保护功能主要由两套寄存器族实现：Flash存储器保护读取启用寄存器（FMPREn）和Flash存储器保护编程启用寄存器（FMPPEn）。这里的“n”代表寄存器编号，每个寄存器管理一个64KB的Flash区块。以TM4C1232C3PM为例，其Flash大小为32KB，因此只涉及FMPRE0和FMPPE0。

这两个寄存器的设计非常精妙：

FMPREn (Flash Memory Protection Read Enable)：控制对应Flash块的读取权限。其32个位（bit 31:0）分别对应所管理的64KB区块内的32个2KB子块。某位为1时，允许CPU从对应的2KB块中读取数据（包括指令取指和数据加载）；为0时，则禁止读取。
FMPPEn (Flash Memory Protection Program Enable)：控制对应Flash块的执行权限。同样，其32位对应32个2KB子块。某位为1时，允许CPU从对应的2KB块中取指执行；为0时，则禁止执行该区域的代码。

注意：这里有一个关键概念需要厘清。在ARM Cortex-M架构中，代码的执行本质上也是通过总线从Flash中“读取”指令。但TM4C的硬件保护机制将“读取数据”和“取指执行”分离开来。这意味着，你可以将一个存储了常量数据表（如字体、校准参数）的Flash区域设置为“只执行”（FMPPE=1， FMPRE=0），这样CPU可以正常读取其中的数据，但任何试图将其作为代码执行的跳转指令都会触发硬件错误。反之，你也可以将一段纯代码区设置为“只读”（FMPRE=1， FMPPE=0），防止其被作为数据误读，但CPU执行它毫无问题。这种分离为安全设计提供了更多可能性。

这两个寄存器出厂默认值均为0xFFFFFFFF，即所有位为1，表示全开放访问。这是一种“开放策略”，方便开发者初期编程和调试。保护机制的生效，是通过将特定的位从1写为0来实现的。这里有一个重要的硬件限制：这些位是“R/W0” (Read/Write-Zero)类型。这意味着你只能将1写成0，而无法将0再改回1。这种“只减不增”的特性，模拟了一种熔丝机制，确保了保护策略的不可逆性（至少在不执行特殊解锁序列的情况下）。

2.2 寄存器操作的生命周期：从易失到非易失

对FMPREn/FMPPEn寄存器的写操作，并不会立即永久生效。其生命周期分为几个阶段：

易失性修改：通过软件向寄存器位写入0，可以将其从1变为0。此时，该保护状态立即生效，但仅存在于SRAM中（寄存器镜像）。如果此时发生系统复位（非上电复位），这些修改会丢失，寄存器会恢复到上次提交或上电时的状态。
提交（Commit）：要使修改永久化，必须通过Flash存储器控制寄存器（FMC）中的提交位（COMMIT）发起一个特殊的Flash写入周期。这个过程会将当前寄存器的值“烧录”到芯片内部一块专用的非易失性存储区域。
非易失性保持：一旦提交，这些保护位的设置将在后续的所有上电复位（POR）中保持不变，真正实现了硬件级的永久保护。
恢复出厂：如果因误操作导致芯片被“锁死”（例如关键引导代码区域被误保护），唯一的恢复方法是执行数据手册中“恢复一个‘锁死’的微控制器”章节描述的序列。这通常需要配合特定的调试工具和引脚电平序列，过程复杂且有风险，因此在提交前务必反复确认配置。

2.3 启动配置寄存器（BOOTCFG）与安全引导

BOOTCFG寄存器是系统安全启动的第一道闸门。它不是一个普通的可写寄存器，而是一个需要通过Flash存储器数据寄存器（FMD）间接写入的非易失性寄存器。它的核心功能是配置系统的初始引导行为。

其工作流程如下：

芯片上电复位后，硬件首先检查BOOTCFG寄存器的EN位（位8）。如果EN为0，则强制执行ROM中的引导加载程序（Bootloader）。
如果EN为1，则进一步检查POL（极性）和PIN（引脚）字段指定的GPIO状态。例如，可以配置为“当PA2引脚为低电平时进入Bootloader”。
如果GPIO条件不满足，则CPU会去读取Flash起始地址0x00000004处的内容（这里存放的是复位向量，即主程序的入口地址）。如果该地址内容是0xFFFFFFFF（表示Flash为空），则依然跳转至ROM Bootloader；否则，CPU将从Flash中的用户应用程序开始执行。

这个机制的精妙之处在于，它提供了一种基于硬件的“恢复模式”入口。你可以在产品上预留一个“Boot”按键（连接到指定GPIO），用户在固件损坏时，可以按住此键上电，强制进入ROM Bootloader进行固件更新。同时，通过将EN位永久写为0，可以完全禁用从Flash启动，强制设备永远从受信任的ROM代码开始执行，这常用于构建高安全性的启动链。

BOOTCFG寄存器还包含调试接口控制位（DBG0和DBG1）。出厂默认（DBG0=0,DBG1=1）是启用调试接口（如JTAG/SWD）。通过将DBG1位写为0并提交，可以永久禁用外部调试器对芯片的访问。这是一项非常重要的产线安全措施，可以防止量产后的产品被通过调试接口提取固件或进行逆向工程。

实操心得：配置保护寄存器的黄金法则
先规划，后操作：在写任何保护位之前，务必在纸上或设计文档中明确划分Flash的布局：哪些区域是核心引导代码（需保护），哪些是应用程序，哪些是存储的常量数据。建议结合链接脚本（Linker Script）来精确控制代码和数据的存放地址。
使用别名地址：数据手册指出FMPRE0和FMPPE0有别名地址（0x200和0x400）。在编程时，务必使用文档中给出的偏移量（0x130和0x134）加上系统控制模块基址（0x400FE000）来计算绝对地址。使用别名地址可能导致未定义行为。
提交前仿真测试：在真正提交到非易失性区域之前，可以先在易失性状态下测试保护效果。编写一小段测试代码，尝试访问你即将保护的区域，观察是否会触发硬件错误（HardFault）。这能有效避免误操作锁死芯片。
备份与恢复策略：在进行任何永久性写操作（提交）前，通过调试器或程序读取并记录当前所有相关非易失性寄存器（BOOTCFG, USER_REGx）的值。万一操作失误，这些记录是尝试恢复的重要依据。

3. μDMA控制器架构与通道配置详解

直接存储器访问（DMA）是解放CPU、提升系统并发处理能力的关键技术。Tiva™ TM4C的μDMA控制器远不止一个简单的数据搬运器，它是一个高度可编程、具有复杂调度能力的协处理器。理解其架构是灵活运用它的前提。

3.1 μDMA核心架构与工作流程

μDMA控制器的核心创新在于其基于内存的通道控制结构。与传统DMA控制器将配置信息存放在片内寄存器不同，μDMA要求开发者在系统内存（通常是SRAM）中预先定义好一个“通道控制表”。这个表是一个结构体数组，每个通道对应一个入口，包含了该通道传输所需的全部信息：源地址、目的地址、传输数据量、数据宽度、地址递增模式等。

其工作流程可以概括为：

初始化：CPU在SRAM中初始化通道控制表，并配置μDMA的全局寄存器（如DMACTLBASE）指向该表。
请求：当外设（如UART收到一个字节）准备好数据传输时，会向μDMA控制器发出一个请求信号。
仲裁：μDMA控制器根据通道优先级，仲裁哪个通道的请求被服务。
传输：控制器根据该通道在控制表中的配置，自动执行一次“仲裁大小”设定的数据单元传输。它会自动管理地址指针、递减传输计数。
完成/再触发：一次仲裁传输完成后，如果总传输未完成，且外设再次发出请求，则重复步骤3-4。如果总传输完成，则产生DMA传输完成中断。

这种架构的优势非常明显：极低的CPU干预度。CPU只需要完成初始配置和可能的结束中断处理，中间的数据搬运过程完全由硬件自动完成。同时，因为配置表在内存中，使得动态修改传输参数（如改变目标缓冲区）变得非常容易。

3.2 通道分配与映射的灵活性

TM4C1232C3PM的μDMA提供了32个通道，但并非所有通道都固定绑定到某个外设。其灵活性体现在DMACHMAPn（通道映射选择）寄存器上。每个通道可以通过一个4位的编码，被映射到多达5种不同的外设功能之一。

以通道0为例，查看其映射表：

编码 0: 保留（或传统模式下对应DMACHASGN寄存器位为0）。
编码 1: 通用定时器4A。
编码 2: 保留。
编码 3: UART2接收 (RX)。
编码 4: USB0 端点1接收 (EP1 RX)。

这意味着，你可以根据实际应用需求，动态地将通道0分配给UART2接收数据，或者分配给USB端点1。这种灵活性对于外设资源复用和优化通道利用率至关重要。例如，如果你的应用不使用USB但需要多个UART的DMA，就可以将原本分配给USB的通道重新映射给UART使用。

通道30是一个特例，它被固定为“软件通道”。这个通道没有绑定的硬件外设，其传输请求完全由软件通过置位DMASWREQ寄存器的相应位来触发。这为存储器到存储器的数据搬移（如内存块初始化、数据拷贝）提供了专用通道。

3.3 传输模式：基本、乒乓与散聚

μDMA控制器支持三种主要的传输模式，以适应不同的应用场景：

基本模式 (Basic Mode)：
- 描述：最简单的传输模式。一次配置，完成指定数量的数据单元传输后停止，并产生完成中断。
- 适用场景：单次、定长的数据传输。例如，从ADC读取一次扫描转换的256个采样值到内存数组。
- 配置要点：需要设置好传输总数（xferSize）。传输完成后，通道会自动禁用，如需再次传输，需要软件重新使能通道或配置为自动重复请求（取决于外设）。
乒乓模式 (Ping-Pong Mode)：
- 描述：使用两个交替的缓冲区（A和B）。当DMA正在向缓冲区A填充数据时，CPU可以处理缓冲区B中的数据，反之亦然。控制器在两个缓冲区间自动切换。
- 适用场景：持续不断的数据流，且数据处理耗时接近或超过数据采集耗时。例如，高速音频流采集、实时图像传感器数据读取。
- 配置要点：需要在通道控制表中设置两个独立的传输任务（主控制和备用控制），并正确配置链接（link）字段，使其在两个任务间循环链接。中断通常在每次缓冲区切换时产生，通知CPU处理已满的缓冲区。
散聚模式 (Scatter-Gather Mode)：
- 描述：最强大的模式。它允许你在内存中创建一个“任务列表”（一个传输描述符数组）。单个DMA请求可以触发控制器按顺序自动执行这个列表中的所有传输任务。每个任务都可以有独立的源地址、目的地址、数据大小和属性。
- 适用场景：复杂的、非连续的数据搬移操作。例如，将分散在内存各处的多个数据包收集（Gather）到一个连续的发送缓冲区；或将一个接收到的数据包拆分（Scatter）存储到不同的处理队列中。
- 配置要点：需要先构建一个任务列表数组，并将主传输任务的源或目的地址指向这个列表。xferSize字段在此模式下被解释为任务列表中的条目数。

传输模式	数据流特点	CPU干预频率	典型应用	配置复杂度
基本模式	单次、有限长度	低（仅开始/结束）	ADC单次采样， SPI发送命令帧	低
乒乓模式	连续、无限长度	中（每个缓冲区满）	音频流I/O，摄像头数据流	中
散聚模式	复杂、非连续	低（整个列表完成）	网络协议栈处理，磁盘数据块存取	高

4. μDMA控制器实战配置与编程指南

理解了架构和模式后，我们通过一个具体的例子，将理论知识转化为可运行的代码。我们以使用ADC0序列采样器0（ADC0 SS0）通过μDMA将采样数据搬运到内存为例，演示基本模式的完整配置流程。

4.1 硬件与软件环境准备

假设我们使用TM4C123G LaunchPad开发板，目标是将ADC0通道0（PE3）上的模拟电压进行连续采样，并通过DMA将数据存入内存数组，采样率由定时器触发控制。

核心配置步骤：

系统时钟与外设使能：

// 启用系统控制时钟（假设已配置系统时钟为80MHz） SysCtlClockSet(SYSCTL_SYSDIV_2_5 | SYSCTL_USE_PLL | SYSCTL_XTAL_16MHZ | SYSCTL_OSC_MAIN); // 启用ADC0和GPIO端口E（用于ADC输入）的时钟 SysCtlPeripheralEnable(SYSCTL_PERIPH_ADC0); SysCtlPeripheralEnable(SYSCTL_PERIPH_GPIOE); // 启用μDMA控制器时钟 SysCtlPeripheralEnable(SYSCTL_PERIPH_UDMA);

这是所有操作的基础，必须确保相关外设的时钟已经开启，否则寄存器访问可能无效或导致硬件错误。

GPIO与ADC初始化：

// 配置PE3为模拟输入引脚（ADC通道0） GPIOPinTypeADC(GPIO_PORTE_BASE, GPIO_PIN_3); // 配置ADC0的采样序列器0（SS0） ADCSequenceConfigure(ADC0_BASE, 0, ADC_TRIGGER_TIMER, 0); // 由定时器触发 // 在序列0中配置1个采样步骤，采样通道0（PE3） ADCSequenceStepConfigure(ADC0_BASE, 0, 0, ADC_CTL_CH0 | ADC_CTL_IE | ADC_CTL_END); // 使能ADC0的序列0 ADCSequenceEnable(ADC0_BASE, 0);

这里将ADC序列0配置为由定时器触发，每次触发完成一次对通道0的采样，并在采样结束后产生中断（和DMA请求）。

4.2 μDMA通道控制表与通道配置

这是μDMA配置的核心部分。我们需要在内存中定义控制结构，并正确初始化通道。

定义DMA控制结构体和缓冲区：

#include <stdint.h> #include <stdbool.h> #include "inc/hw_memmap.h" #include "driverlib/udma.h" // 定义DMA传输的数据缓冲区 #define DMA_BUFFER_SIZE 256 volatile uint32_t g_ui32ADCSampleBuffer[DMA_BUFFER_SIZE]; // 定义DMA通道控制表。通常需要对齐到1024字节边界，但TI的驱动库会处理对齐。 // 这里我们使用驱动库提供的结构体。 tDMAControlTable sDMAControlTable[64] __attribute__ ((aligned(1024)));

初始化μDMA控制器并配置通道：

// 1. 启用μDMA控制器 uDMAEnable(); // 2. 设置通道控制表的基础地址 uDMAControlBaseSet(sDMAControlTable); // 3. 为ADC0 SS0分配DMA通道（查表8-1，ADC0 SS0映射到通道14，编码4） // 首先需要将通道14映射到ADC0 SS0功能。 uDMAChannelAssign(UDMA_CH14_ADC0_SS0); // 这个宏封装了DMACHMAP寄存器的设置 // 4. 配置通道属性：基本模式，每次传输1个数据单元（仲裁大小），数据宽度32位 uDMAChannelAttributeEnable(UDMA_CH14_ADC0_SS0, UDMA_ATTR_USEBURST); // 使用突发传输 uDMAChannelAttributeEnable(UDMA_CH14_ADC0_SS0, UDMA_ATTR_ALTSELECT); // 本例不使用备用控制结构 // 5. 设置传输控制参数 uDMAChannelControlSet(UDMA_CH14_ADC0_SS0 | UDMA_PRI_SELECT, UDMA_SIZE_32 | // 数据宽度32位（ADC结果寄存器是32位的） UDMA_SRC_INC_NONE | // 源地址（ADC0_SS0_FIFO_DATA）固定 UDMA_DST_INC_32 | // 目的地址（内存数组）每次递增32位（4字节） UDMA_ARB_1); // 仲裁大小：1。即每收到一个ADC请求，传输1个32位数据。 // 6. 配置传输任务：从ADC FIFO到内存数组 uDMAChannelTransferSet(UDMA_CH14_ADC0_SS0 | UDMA_PRI_SELECT, UDMA_MODE_BASIC, // 基本模式 (void *)(ADC0_BASE + ADC_O_SSFIFO0), // 源地址：ADC序列0 FIFO数据寄存器 (void *)g_ui32ADCSampleBuffer, // 目的地址：内存数组 DMA_BUFFER_SIZE); // 传输数据项数量：256个

这段代码完成了通道的静态配置。uDMAChannelControlSet设置了每次传输的微观行为（数据怎么搬），而uDMAChannelTransferSet设置了宏观任务（从哪里搬到哪里，搬多少）。

4.3 触发传输与完成处理

配置完成后，需要启动ADC采样和DMA传输，并处理传输完成事件。

使能DMA通道与ADC DMA请求：

// 使能μDMA通道14 uDMAChannelEnable(UDMA_CH14_ADC0_SS0); // 配置ADC0，使其在序列0采样完成时产生DMA请求 ADCDMAEnable(ADC0_BASE, 0); // 启动ADC采样序列器0（等待定时器触发） ADCProcessorTrigger(ADC0_BASE, 0);

ADCDMAEnable函数是关键，它打开了ADC外设端的DMA请求输出。此后，每次ADC序列0完成一次采样，就会自动向μDMA控制器发出请求。

处理DMA传输完成中断：

// 在中断服务程序（ISR）中 void DMA_IRQHandler(void) { uint32_t ui32Status; // 读取DMA中断状态 ui32Status = uDMAIntStatus(); // 检查是否是通道14传输完成中断 if(ui32Status & UDMA_INT_CH14) { // 清除通道14的中断标志 uDMAIntClear(UDMA_INT_CH14); // 传输完成，处理数据... ProcessADCSamples(g_ui32ADCSampleBuffer, DMA_BUFFER_SIZE); // （可选）如果需要连续采集，重新配置并启动下一次DMA传输 uDMAChannelTransferSet(UDMA_CH14_ADC0_SS0 | UDMA_PRI_SELECT, UDMA_MODE_BASIC, (void *)(ADC0_BASE + ADC_O_SSFIFO0), (void *)g_ui32ADCSampleBuffer, DMA_BUFFER_SIZE); uDMAChannelEnable(UDMA_CH14_ADC0_SS0); // 重新使能通道 ADCProcessorTrigger(ADC0_BASE, 0); // 再次触发ADC序列 } }

在中断中，我们首先确认中断源，然后清除标志。之后就可以安全地处理缓冲区g_ui32ADCSampleBuffer中的数据了。对于基本模式，传输完成后通道会自动禁用，所以如果需要连续采集，必须在中断中重新配置和使能通道。

注意事项与避坑指南
控制表对齐：DMA通道控制表在内存中的地址必须对齐到1024字节边界。虽然TI的驱动库函数uDMAControlBaseSet内部可能会检查或处理，但自己分配时使用__attribute__ ((aligned(1024)))或等效的编译器指令是安全的好习惯。未对齐的地址会导致不可预知的行为。
缓冲区对齐与大小：目的缓冲区（如g_ui32ADCSampleBuffer）最好也进行适当的内存对齐（如4字节对齐），这能确保最佳的传输性能。同时，传输数据项数量必须是2的整数幂（1-1024）。如果你需要传输300个数据，需要设置传输大小为512，并在中断中判断实际有效数据量。
外设FIFO与DMA请求：并非所有外设都天生完美支持DMA。例如，有些外设的FIFO深度很浅。如果DMA响应不够及时，可能导致FIFO溢出。对于高速数据流（如UART高速波特率），需要确保DMA通道优先级足够高，或者使用乒乓模式来提供双缓冲保障。
中断竞争条件：在DMA传输完成中断中重新配置通道时，要确保ADC或定时器等触发源不会在配置完成前就产生新的请求，否则可能导致DMA状态错乱。一种稳健的做法是，在中断内重新配置DMA前，先短暂禁用外设的DMA请求（如ADCDMADisable），配置完成后再启用。
内存一致性：如果CPU和DMA共享同一块内存区域（即DMA写入，CPU读取），需要注意缓存一致性问题。Cortex-M4F内核有可选的数据缓存（D-Cache）。如果启用了D-Cache，DMA写入的数据可能还在总线侧，未更新到CPU缓存中。此时CPU读到的可能是旧数据。需要在CPU读取DMA缓冲区前，执行缓存无效化（Invalidate）操作。TI的TivaWare库提供了SysCtlDCacheInvalidate函数来处理此问题。

5. 高级应用与问题排查实录

掌握了基础配置后，我们可以探索更高级的应用场景，并总结一些实际开发中常见的问题和解决方法。

5.1 乒乓模式实现双缓冲音频流

假设我们需要通过I2S接口接收一个连续的音频流。使用基本模式会导致数据丢失，因为处理一个缓冲区时，新的数据无处存放。乒乓模式是理想选择。

配置思路：

定义两个大小相同的音频缓冲区bufferPing和bufferPong。
在DMA通道控制表中设置两个传输任务描述符（主控制和备用控制）。
将主控制任务配置为从I2S RX FIFO到bufferPing，备用控制任务配置为从I2S RX FIFO到bufferPong。
设置两个任务之间的链接（link字段），使其形成一个环。
使能DMA通道。当bufferPing填满后，DMA自动切换至备用任务，开始向bufferPong填充数据，并产生中断。中断服务程序中，CPU处理已满的bufferPing，同时DMA继续向bufferPong写入数据，如此循环往复。

关键点在于正确配置链接指针和通道的Mode字段为UDMA_MODE_PINGPONG。这确保了硬件自动在两组控制结构间切换，实现了零延迟的缓冲区交换。

5.2 散聚模式处理网络数据包

在网络应用中，一个接收到的以太网帧可能需要被拆分到不同的内存区域：帧头放入一个结构体，负载数据放入应用缓冲区，帧校验序列（FCS）可能单独处理。散聚模式可以一次性完成这个复杂的操作。

配置步骤：

在内存中创建一个“散聚列表”数组，比如tDMAControlTable sgTaskList[3];。
初始化这个列表中的每一个条目：
- 任务1：源地址=以太网DMA描述符地址，目的地址=帧头结构体地址，大小=14字节（以太网帧头），不递增源地址（从描述符读），递增目的地址。
- 任务2：源地址=同上（但偏移14字节），目的地址=应用数据缓冲区地址，大小=负载长度，地址递增。
- 任务3：源地址=同上（偏移14+负载长度），目的地址=FCS校验变量地址，大小=4字节。
将主DMA传输任务的源地址指向这个sgTaskList，模式设置为UDMA_MODE_SCATTER_GATHER，传输大小设置为3（列表条目数）。
当以太网MAC收到一个完整帧并发出DMA请求时，μDMA控制器会依次自动执行列表中的所有三个任务，完成后产生一个中断。

这种方式极大减轻了CPU负担，避免了软件在中断中多次配置DMA或进行内存拷贝。

5.3 常见问题排查速查表

在实际开发中，DMA相关的问题往往表现为数据错误、传输不完成、系统卡死等。以下是一个快速排查指南：

现象	可能原因	排查步骤与解决方法
DMA传输完全没启动	1. 外设时钟或DMA控制器时钟未使能。 2. DMA通道未正确映射到外设。 3. 外设的DMA请求未使能。 4. 通道控制表地址未设置或未对齐。	1. 检查`SysCtlPeripheralEnable`是否已调用。 2. 确认`uDMAChannelAssign`使用了正确的通道号和映射编码。 3. 检查外设寄存器中是否有DMA使能位（如`ADCDMAEnable`）。 4. 检查`uDMAControlBaseSet`参数，并确认控制表地址是1024字节对齐的。
DMA传输中途停止，未完成全部数据搬运	1. 外设请求提前结束（如UART接收超时）。 2. 传输过程中发生更高优先级中断，且处理时间过长，导致DMA请求被错过。 3. 仲裁大小（`ARB`）设置与外设FIFO行为不匹配。	1. 检查外设状态，确认数据源是持续有效的。 2. 优化中断服务程序，或提高DMA通道优先级（`uDMAChannelPrioritySet`）。 3. 对于有FIFO的外设，将仲裁大小设置为FIFO的触发深度，以实现突发传输，提高效率。
CPU读到的DMA数据是旧的或乱的	1. 缓存一致性问题（如果使用了D-Cache）。 2. 数据缓冲区被CPU和DMA同时访问，未加保护。 3. 目的地址指针递增模式设置错误。	1. 在CPU读取DMA目标缓冲区前，调用`SysCtlDCacheInvalidate`。 2. 使用双缓冲结构，确保CPU和DMA操作不同的缓冲区。或者使用标志位进行同步。 3. 核对`uDMAChannelControlSet`中的`UDMA_DST_INC_*`设置，确保与缓冲区元素大小匹配（如32位数据用`UDMA_DST_INC_32`）。
使能DMA后系统进入HardFault	1. 通道控制表或数据缓冲区地址非法（如位于Flash或未初始化的内存区域）。 2. 访问了受Flash保护的区域作为DMA源或目的。	1. 确保所有DMA相关的内存区域（控制表、缓冲区）都位于可写的SRAM中。 2. 检查Flash保护寄存器（FMPREn/FMPPEn），确保DMA试图访问的Flash区域具有读取权限。如果DMA需要从Flash中读取数据（如复制常量），该区域必须可读。
使用乒乓或散聚模式时行为异常	1. 备用控制结构或散聚列表未正确初始化或链接。 2. 模式（`Mode`）字段设置错误。	1. 仔细检查控制结构体中`link`字段的值，它必须是下一个控制结构体在控制表中的字节偏移量（通常是`sizeof(tDMAControlTable)`的倍数）。 2. 确认调用`uDMAChannelTransferSet`时传递的模式参数是`UDMA_MODE_PINGPONG`或`UDMA_MODE_SCATTER_GATHER`。