背景：分立音频Codec方案的系统成本问题
在嵌入式语音处理系统中，传统的音频信号链路通常由多个分立芯片构成：ADC负责麦克风信号的模数转换，DSP或Codec执行降噪和回音消除算法，DAC负责处理后音频的数模转换，最后通过外置功放驱动扬声器。这一分立架构在量产成本、PCB面积和信号完整性上存在显著的优化空间：每增加一枚芯片就意味着额外的BOM成本、PCB占位、器件采购和仓储管理压力，而多芯片之间的模拟走线（尤其是模拟麦克风输入到ADC的走线）容易引入额外的噪声耦合。
AU-60的核心架构设计思路是用一枚DSP芯片整合ADC、DSP算法处理和DAC三大功能，同时内置AI降噪、回音消除和波束形成算法，实现单芯片替代分立音频链路。
内置Codec的集成架构分析
AU-60内置的ADC/DAC并非简单的单通道转换器，而是一个多通道音频接口系统。根据设计规格，模数转换部分支持至少两个麦克风输入通道（MIC0和MIC1）以及一个LINE IN参考通道，每路均内置可编程增益放大器（PGA），这一设计与TI TLV320ADC系列或Cirrus Logic CS53L30等独立ADC芯片的功能相当。
内置Codec相比分立方案的关键优势在于：ADC与DSP之间无需经过外部I2S总线传输麦克风原始数据，DSP可以直接访问ADC采样数据缓冲区，避免了外部I2S总线上的时钟抖动（Jitter）对ADC动态范围的影响。以48kHz/32bit的I2S传输为例，BCLK上的时钟抖动会在ADC的采样瞬间引入 aperture uncertainty noise，对于高灵敏度麦克风（-42dBFS @ 1Pa）的输入信号尤为显著。
USB UAC与SPI的并发使用架构
AU-60支持USB UAC和SPI接口同时使用，这一设计在系统集成中具有实际意义：USB UAC通道负责与主机交换音频数据（播放和录音），SPI通道则允许MCU实时读取或写入DSP内部参数，例如动态切换波束方向、调整降噪强度或查询AEC收敛状态。这种USB+SPI的双接口并行架构将数据平面（音频流）与控制平面（参数配置）分离，避免了USB HID通道传输控制指令的延迟不确定性。
需要注意的是，USB UAC在操作系统层面是一个标准音频设备，系统可能会在后台自动进行采样率转换（SRC），这对需要精确时钟控制的下游DSP处理可能引入额外的处理延迟和频谱畸变。在对延迟敏感的应用（如实时通话）中，建议通过驱动层面的ASIO或WASAPI exclusive mode绕过系统SRC。
I2S主从模式切换对系统集成的影响
AU-60的I2S接口支持主模式和从模式切换。在主模式下，DSP自行产生BCLK和LRCK时钟信号，外部I2S设备（如外接Codec或蓝牙模块）作为从设备接收时钟；在从模式下，外部设备提供时钟，DSP作为从设备进行数据同步。主从模式的切换对系统设计有以下影响：
- 若外接蓝牙模块（如高通CSR系列）作为蓝牙通话的音频接收端，蓝牙模块通常内置Codec并工作在I2S从模式，此时AU-60需要切换至I2S主模式。
- 若AU-60直接连接主机的USB音频接口，则I2S通常工作在从模式，由主机端的外置声卡或USB-I2S桥芯片提供时钟。
选型建议：AU-60适合需要单芯片替代传统ADC+DSP+DAC分立音频链路的开发者，在降低BOM成本和PCB复杂度方面有明确优势。对于已经有成熟蓝牙音频方案、需要仅用DSP处理语音算法的开发者，可以考虑仅使用I2S接口而将USB用于供电和固件升级。
