1. 项目概述：从数字世界到物理世界的桥梁
搞数电的兄弟，学到时序逻辑、组合逻辑，是不是感觉已经能“掌控”数字世界了？但现实世界是连续的、模拟的。温度、声音、压力，这些信号都是连续变化的电压或电流。我们设计的数字系统再强大，如果不能和这个模拟世界“对话”，那也只是一个精致的玩具。这就是D/A（数模转换）和A/D（模数转换）技术存在的根本意义——它们是连接数字域与模拟域的“翻译官”。
简单来说，A/D转换器（ADC）负责把现实世界连续的模拟信号（比如麦克风拾取的声音波形）转换成数字系统能处理的离散数字量。而D/A转换器（DAC）则相反，它把数字系统处理好的数字量，转换回模拟世界能理解的连续信号（比如驱动扬声器发声）。没有它们，你的手机无法录音和播放音乐，你的温度传感器无法被单片机读取，自动驾驶汽车也无法感知周围环境。可以说，这是数电知识从理论走向实际应用最关键、也最有趣的一环。无论你是准备电赛，还是从事嵌入式开发、信号处理，这部分内容都是硬核基本功。
2. 核心原理与性能指标拆解
在动手选型或设计电路之前，必须吃透几个核心概念。这就像选相机不能只看像素，还得懂光圈、ISO和传感器尺寸一样。
2.1 分辨率与量化误差：数字世界的“刻度尺”
分辨率是ADC/DAC最基本的参数，它决定了转换的“精细度”。通常用位数（n）表示，比如8位、12位、16位。一个n位的DAC，其输出电压可以划分为 2^n 个不同的等级。例如，一个满量程电压为5V的8位DAC，其最小输出电压变化（称为1 LSB，最低有效位）为 5V / 2^8 = 5V / 256 ≈ 19.53mV。这意味着，数字量每增加1，模拟输出电压大约增加19.53mV。
这里就引出了量化误差。因为模拟信号是连续的，而数字量是离散的。ADC在转换时，必须将连续的电压值“归类”到最接近的那个数字等级上。这个归类过程产生的固有误差，就是量化误差。理论上，量化误差的最大值为 ±1/2 LSB。对于上面的8位ADC，最大量化误差就是 ±9.77mV。这是无法消除的原理性误差，只能通过提高分辨率（增加位数）来减小。
注意：分辨率高不代表精度高。一个12位ADC，如果其实际误差（包括量化误差、非线性误差、增益误差等）达到了3个LSB，那么其“有效位数”可能只有10位左右。看芯片手册时，要区分“分辨率”和“精度”这两个指标。
2.2 转换速度与建立时间：速度与稳定的博弈
转换速度对于ADC通常用采样率（SPS，每秒采样次数）表示，对于DAC则常用更新率（Update Rate）或建立时间（Settling Time）来衡量。
- ADC采样率：根据著名的奈奎斯特采样定理，要无失真地恢复一个信号，采样频率必须至少是信号最高频率的两倍。实际中，为了留有余量，通常选择信号最高频率的5-10倍。如果你想采集一个1kHz的音频信号，那么ADC的采样率至少需要2kSPS，稳妥起见选择10kSPS以上。
- DAC建立时间：这是指从数字输入码发生变化开始，到模拟输出稳定在最终值附近某个误差带（通常是±1/2 LSB）内所需的时间。如果你想用DAC生成一个高频正弦波，建立时间必须足够短，否则波形就会失真。
在电赛（如2023年D题、2019年D题常涉及信号发生与采集）中，经常需要在这两者间权衡。高分辨率往往意味着更复杂的内部电路和更长的转换时间。比如一个逐次逼近型（SAR）ADC，做到16位分辨率时，其采样率可能只有几百kSPS；而一个8位的Flash型ADC，采样率可以轻松达到几百MSPS。
2.3 其他关键指标
- 信噪比（SNR）：衡量转换器在输出中，有用信号功率与噪声功率的比值。对于音频等应用至关重要。
- 积分非线性（INL）和微分非线性（DNL）：INL描述的是转换器实际传输特性曲线与理想直线的最大偏差。DNL描述的是相邻两个数字码对应的模拟电压差值，与理想的1 LSB之间的偏差。DNL如果大于1 LSB，可能导致输出特性出现“失码”，即某个数字码永远无法出现。
- 接口类型：并行、SPI、I2C、JESD204B等。这决定了它如何与你的MCU或FPGA连接。SPI/I2C接口简单，但速度较慢；并行接口速度快，但占用IO多。
3. 主流ADC/DAC架构与选型实战
了解了指标，我们来看看市面上常见的几种转换器架构，它们各有优劣，适用于不同场景。
3.1 ADC的几种“门派”
逐次逼近型ADC（SAR ADC）：
- 原理：像一个天平称重。内部有一个DAC和一个比较器。转换开始时，先试最高位（MSB），如果输入电压大于DAC输出的半量程电压，则MSB保留为1，否则为0；然后试下一位，以此类推，直到最低位（LSB）。一个n位的SAR ADC需要n个时钟周期完成一次转换。
- 特点：精度和速度平衡得很好。分辨率通常在8位到18位之间，采样率从几十kSPS到几MSPS。功耗相对较低。是嵌入式系统中最常见的ADC类型，STM32等MCU内置的ADC多是此类型。
- 适用场景：中速、中高精度的数据采集，如传感器信号（温度、压力）、音频信号、电池电压检测等。
Σ-Δ型ADC（Delta-Sigma ADC）：
- 原理：采用过采样和噪声整形技术。它以远高于奈奎斯特频率的速率（可能64倍、128倍）对信号进行采样，然后通过一个数字滤波器进行降采样，得到高分辨率的输出。其核心是一个1位ADC（实际上就是一个比较器）和一个反馈环路。
- 特点：能够实现极高的分辨率（24位很常见），但速度较慢。对噪声不敏感，线性度极好。
- 适用场景：高精度、低速测量，如电子秤、地震检波器、高端音频采集、精密仪器仪表。
流水线型ADC（Pipeline ADC）：
- 原理：像工厂流水线。将转换过程分成若干级（如每级1.5位），每一级同时处理上一次转换的残差。虽然单次转换有延迟（潜伏期），但可以持续不断地输出结果，因此吞吐率很高。
- 特点：高速、高分辨率。采样率可达数百MSPS甚至GSPS，分辨率在8-16位。但电路复杂，功耗较高。
- 适用场景：通信系统（软件无线电）、视频信号处理、雷达、高速数据采集卡。
Flash型ADC（全并行ADC）：
- 原理：最简单粗暴。使用一串比较器（2^n - 1个）同时与输入电压比较，通过一个优先级编码器直接输出数字码。
- 特点：速度最快，采样率轻松达到GSPS级别。但功耗巨大，且分辨率做不高（通常≤8位），因为比较器数量随位数指数增长。
- 适用场景：超高速、低精度场合，如示波器前端、超宽带通信。
3.2 DAC的常见类型
电阻网络型DAC：
- 权电阻网络：每个位对应一个电阻，阻值与二进制权值成反比（MSB电阻最小）。理论简单，但电阻值范围太广，难以集成，精度差，已很少使用。
- R-2R梯形网络：这是最经典、应用最广的结构。只使用R和2R两种阻值的电阻，通过梯形结构巧妙实现二进制加权。易于集成，精度和速度都较好。大部分微控制器内置的DAC和独立的中低速DAC芯片都采用此结构。
- 倒T型R-2R网络：R-2R的改进型，各支路电流恒定，开关切换时毛刺更小，性能更优。
Σ-Δ型DAC：
- 原理与Σ-Δ型ADC类似，通过高速的1位输出和后续模拟低通滤波，来产生高分辨率的模拟信号。常用于高端音频解码器（如CD机、声卡），能提供极高的动态范围和低失真。
选型实战心得： 选型时，别只看分辨率。我踩过的坑是，为一个需要采集100Hz信号的系统选了一颗24位Σ-Δ ADC，结果它的输出数据速率只有10Hz，完全跟不上变化。正确的流程是：
- 定需求：信号带宽多大？需要多高的精度（不是分辨率）？系统功耗预算多少？接口是什么？
- 看核心指标：根据信号带宽定采样率（≥5倍带宽），根据精度要求定有效位数（ENOB）。在芯片手册里找“Effective Number of Bits (ENOB)”这个参数，它比标称分辨率更真实。
- 查接口与供电：你的MCU是3.3V还是5V？有没有足够的SPI接口？芯片是单电源还是双电源供电？
- 关注外围电路：很多高精度ADC/DAC需要非常干净、稳定的参考电压（Vref）。参考电压源的噪声会直接叠加到你的信号上。必要时，需要为Vref设计一个由低噪声LDO和LC滤波组成的供电网络。
4. 关键外围电路设计与PCB布局避坑指南
芯片选好了，电路设计才是真正的挑战。这里的水很深，处理不好，再贵的芯片也发挥不出性能。
4.1 参考电压源：转换器的“定盘星”
参考电压（Vref）是ADC/DAC的基准，它的稳定性直接决定了转换精度。
- 选型：不要用普通的LDO（如AMS1117）给高精度ADC做参考源。要选择低噪声、高精度、低温漂的基准电压源芯片，比如TI的REF50xx系列，ADI的ADR44xx系列。注意其初始精度、温漂系数（ppm/°C）和噪声指标。
- 滤波：基准源输出端必须加强滤波。一个典型的电路是：芯片输出 → 一个磁珠或小电阻 → 一个10μF的钽电容或陶瓷电容并联一个0.1μF的陶瓷电容到地。这能有效滤除电源噪声。
- 布局：Vref走线要尽量短而粗，远离数字信号线和开关电源等噪声源。最好在ADC的Vref引脚旁边放置一个0.1μF的退耦电容。
4.2 模拟输入/输出滤波与驱动
- ADC前端抗混叠滤波：这是必须的！为了防止高于奈奎斯特频率的信号混叠到有效频带内，必须在ADC输入端加入一个低通滤波器（抗混叠滤波器）。其截止频率应略高于你的信号最高频率，但远低于采样频率的一半。一个简单的RC无源滤波器或一个运放构成的有源滤波器即可。
- ADC输入驱动：有些ADC的输入阻抗不是恒定的，在采样瞬间会有一个瞬态电流，如果信号源内阻较大，就会导致采样电压错误。此时需要一个运算放大器作为缓冲器来驱动ADC输入。要选择低噪声、低失真、压摆率合适的运放。
- DAC输出滤波：DAC的输出是阶梯波，含有高频谐波。尤其是Σ-Δ DAC，其输出本质是高速PWM波。必须使用一个模拟低通滤波器（通常称为重构滤波器）来平滑波形，滤除高频噪声。滤波器的设计取决于你的输出信号带宽。
4.3 PCB布局的“军规”
模拟数字混合电路的PCB布局是艺术，也是科学。以下是我用无数块废板换来的经验：
- 地平面分割与单点连接：这是最重要的原则。将PCB的地平面分为模拟地（AGND）和数字地（DGND）。ADC/DAC芯片下方通常是“混合信号”区域。让芯片的AGND和DGND引脚通过最短的走线分别连接到模拟地和数字地平面。然后，在电源入口处或芯片下方，用一个0欧姆电阻或磁珠将模拟地和数字地单点连接起来。千万不要让数字电流的回路穿过模拟地区域。
- 电源去耦：每个电源引脚（AVDD, DVDD）到其对应的地（AGND, DGND）都必须有退耦电容。通常采用“一大一小”并联：一个10μF或22μF的钽电容处理低频噪声，一个0.1μF的陶瓷电容紧贴芯片引脚放置，处理高频噪声。电容的接地端必须通过过孔直接打到对应的地平面。
- 走线规则：
- 模拟信号线（特别是ADC输入、DAC输出、Vref）要远离任何数字信号线（时钟、数据总线、PWM）。
- 如果必须交叉，应垂直交叉。
- 模拟走线尽量短，避免形成天线接收噪声。
- 对于差分模拟输入，要严格等长、等距、并行走线，以保持共模抑制比。
- 屏蔽与隔离：如果环境噪声特别大，可以考虑用金属屏蔽罩盖住模拟部分。对于极高精度的系统，甚至需要考虑使用隔离器件（如数字隔离器、隔离运放）将模拟前端与数字系统完全隔离。
5. 软件驱动与数据处理实战
硬件搞定后，软件上也有不少讲究。
5.1 采样与数字滤波
- 过采样与分辨率提升：即使你用的ADC分辨率不高，也可以通过过采样技术来提升有效分辨率。原理是：以远高于信号频率的速率采样，然后对多个采样点求平均。平均过程可以抑制随机噪声，每4倍过采样，理论上可以将分辨率提高1位。例如，对一个直流信号，用12位ADC进行256倍过采样并平均，可以得到约14位的有效分辨率。STM32的ADC就支持硬件过采样功能。
- 数字滤波：即使在硬件上做了抗混叠滤波，在软件中实施数字滤波（如移动平均、FIR、IIR滤波器）也是很好的做法，可以进一步平滑数据，去除工频干扰等特定噪声。对于Σ-Δ ADC，其内部的数字滤波器更是核心部件，需要根据数据输出速率和滤波类型进行配置。
5.2 校准与补偿
没有完美的转换器。软件校准是提升系统精度的最后一道关卡。
- 偏移误差校准：给ADC输入一个已知的零电平（或接近零），读取此时的输出码值，记为
Offset。后续所有采样值减去这个Offset。 - 增益误差校准：给ADC输入一个已知的满量程（或接近满量程）电压，读取输出码值，记为
Code_FS。理想的满量程码值应为2^n - 1。增益校正系数Gain = (2^n - 1) / (Code_FS - Offset)。后续采样值校正公式为：Corrected_Code = (Raw_Code - Offset) * Gain。 - 非线性校准：如果需要极高的精度，可以测量多个标准电压点，建立查找表（LUT）或进行曲线拟合，进行非线性补偿。这通常在出厂时完成。
驱动代码示例（以STM32 HAL库读取ADC为例）：
// 1. 初始化ADC，DMA，定时器触发等（略） // 2. 启动ADC HAL_ADC_Start_DMA(&hadc1, (uint32_t*)adc_buffer, BUFFER_SIZE); // 3. 在DMA完成中断或主循环中处理数据 void Process_ADC_Data(void) { uint32_t sum = 0; for(int i=0; i<BUFFER_SIZE; i++) { sum += adc_buffer[i]; } uint32_t raw_average = sum / BUFFER_SIZE; // 软件平均滤波 // 应用校准 float calibrated_voltage = ((float)raw_average - g_adc_offset) * g_adc_gain * VREF / 4095.0f; // 使用 calibrated_voltage... }6. 典型应用场景与电赛真题剖析
掌握了原理和设计，我们看看它们如何大显身手，并结合电赛题目深化理解。
6.1 音频信号链：从采集到播放
这是一个完整的ADC+DAC应用闭环。麦克风（模拟信号）→ 前置放大与抗混叠滤波 → ADC（如24位Σ-Δ型，采样率48kHz）→ 数字音频处理器（降噪、均衡）→ DAC（如高性能Σ-Δ型）→ 重构滤波与功率放大 → 扬声器。这里每一个环节的设计都至关重要，尤其是时钟的抖动（Jitter）会严重影响音频质量。
6.2 传感器信号采集系统
在电赛（如2022年D题可能涉及多传感器测量）和物联网设备中极为常见。温度传感器（如PT100）、压力传感器、光电传感器等输出微弱的模拟信号（mV级别）。需要经过仪表放大器（如AD620, INA128）进行放大，然后通过RC低通滤波滤除高频噪声，最后送入高精度、低速的Σ-Δ ADC（如ADS124S08）进行转换。难点在于处理小信号，要特别注意PCB布局的抗干扰设计，以及运放的失调电压、温漂对精度的影响。
6.3 波形发生器与程控电源
这是DAC的典型应用。通过单片机或FPGA控制一个高分辨率、中等速度的DAC（如ADI的AD5689），可以产生任意波形（正弦波、方波、三角波）。如果需要高电压或大电流输出，需要在DAC后端增加功率运算放大器或MOSFET驱动电路。在2019年电赛D题（简易电路特性测试仪）中，很可能需要用到DAC来产生扫描电压，同时用ADC来测量电路的响应。
6.4 电赛真题思路点拨
以“2023年电赛D题”为例，题目通常不会直接说“请设计一个ADC电路”，而是嵌入到一个系统任务中。比如可能是“信号测量装置”，要求测量一个未知信号的频率、幅度、失真度。这时你的思路应该是：
- 信号调理：被测信号可能幅度过大或过小，需要设计基于运放的可调增益放大/衰减电路，将信号幅度调整到ADC的最佳输入范围（如0-3V）。
- ADC选型与配置：信号频率若在音频范围，选择SAR ADC即可（如STM32内置ADC）。根据测量幅度精度的要求，决定是否使用过采样。配置定时器触发ADC，实现精确的等间隔采样。
- 数据处理：在MCU内对采样数据进行FFT运算，得到信号的频谱，从而计算出基波频率、各次谐波幅度（用于计算失真度THD）。对于幅度，可以在时域里寻找最大值和最小值。
- 人机交互：通过DAC或PWM（可加滤波电路模拟DAC）输出一些提示音或测试信号。将测量结果通过LCD显示。
避坑指南：电赛中最容易翻车的是信号调理电路。运放选择不当（带宽不足、压摆率不够）、电阻精度不够、电源去耦不好，都会导致信号失真，后续ADC采得再准也白搭。务必在面包板或洞洞板上先单独测试调理电路，用示波器观察输出波形是否正常，再接入整个系统。
