一、TDC是什么？
时间数字转换器（TDC）是一种能将时间间隔转换为数字信号的关键电子模块
时间间隔测量：测量两个脉冲信号（Start/Stop）之间的上升沿时间差 ΔT。
相位数字化：将模拟的时钟相位差或脉冲到达时刻，转换为数字码（Time Stamp）。
核心评价公式：Tres（分辨率）、Tmeas（量程）、DNL/INL（微分/积分非线性，决定测距精度）。
二、TDC的测试方法
由于TDC对亚皮秒（ps）级抖动敏感，无法仅靠数字ATE（自动测试设备）完成，通常采用“ATE + 高精度信号源”的混合测试方案。
方法一：码密度法（Code Density Test）——核心
- TDC（时间数字转换器）的码密度测试法，是一种用于精确测量其内部每个延迟单元（bin）实际延迟时间的统计方法。它能有效校准因工艺、电压、温度（PVT）变化导致的非线性误差，是提升TDC测量精度的关键技术
- 码密度测试法的基本逻辑：向TDC输入大量在时间上随机分布的脉冲信号，通过统计这些信号落在哪个延迟单元的次数，来反推每个单元的延迟时间
生成随机测试信号：首要条件是生成一个与TDC采样时钟频率不相关（即非整数倍关系）的随机脉冲信号。这可以确保脉冲的上升沿能够均匀地落在参考时钟周期的任意相位点上。实践中，常用环形振荡器或基于相干采样理论的时钟逻辑来产生这种信号。
执行大量采样与统计：将上述随机脉冲信号输入到TDC的延迟链中。TDC会对每个脉冲的到达时刻进行采样，并记录下它最终停留在哪个延迟单元（即输出哪个数字码）。这个过程需要重复极大量的次数（N次），例如数万到数百万次，以获得足够的统计数据。
构建直方图：统计完成后，会得到一个直方图。其横坐标代表TDC的每一个延迟单元（bin），纵坐标代表该延迟单元被随机脉冲“击中”的次数，通过直方图拐点计算DNL/INL。
方法二：双通道延迟扫描法（Dual-Channel Ramp）
使用高分辨率AWG（任意波形发生器，如Keysight M819X系列），产生两路相位连续步进滑移的信号（例如步进1ps），遍历TDC的全量程，绘制“输入延迟 vs 输出码”的传递曲线。
方法三：PLL（锁相环）时钟相位抽取法
利用TDC内部的PLL产生多相时钟，通过DSP（数字信号处理）分析FFT（快速傅里叶变换）频谱，测量有效位数（ENOB，有效位数）和抖动引入的噪声底噪。
三、测试内容
在半导体CP（晶圆测试）/FT（最终测试）阶段，测试内容必须覆盖以下6大类：
| 测试类别 | 具体参数（英文缩写） | 工程意义 |
|---|---|---|
| 静态直流特性 | IDD（静态功耗）、漏电流（Ileak） | 判断芯片是否短路或栅氧击穿 |
| 时间分辨率 | LSB（Least Significant Bit，最低有效位）或 TresTres | 单位时间码对应的皮秒数（如10ps/LSB） |
| 线性度 | DNL（微分非线性）、INL（积分非线性） | DNL < ±0.5 LSB（确保无失码）；INL决定远距离测距误差 |
| 增益与失调 | Gain Error（增益误差）、Offset（失调时间） | 校准算法的输入参数 |
| 动态范围 | 量程（Range）与最小脉宽检测 | 能否检测到窄至几百皮秒的脉冲 |
| 噪声性能 | RMS Jitter（均方根抖动）、Peak-to-Peak Jitter（峰峰值抖动） | 决定信噪比（SNR，信噪比），通常在0.5ps~5ps RMS |
四、标准测试用例
基于码密度法的实验室测试用例（TC_ID: TDC_FT_001）：
测试条件：VDD=1.8V，Ta=25∘C，REF_CLK = 100MHz（超低相位噪声源）。
输入激励：
Start信号：周期 1μs，脉宽 5ns，上升沿 < 200ps。
Stop信号：与Start同源，但通过外部可编程延迟线（延迟步进 Δ=0.5ps）产生。
测试步骤：
设置延迟 Δ=0ps，采集1000次输出CODE，记录均值。
步进 Δ 从0ps 递增至 10ns（覆盖TDC量程），每步采集1000次。
绘制“输入延迟-输出码”曲线。
判决标准（Pass/Fail）：
曲线斜率必须在 1±5%（增益合格）。
任意码宽偏差 < 1ps（DNL < ±1ps）。
最大码值不低于 1023（对于10bit TDC）。
五、相关标准文件
| 文件编号 | 名称 | 适用章节/内容 |
|---|---|---|
| GB/T 17940-2000 | 《半导体器件 集成电路 第2部分：数字集成电路》 | 静态电流、输入漏电的测试条件（基础电性） |
| GB/T 15651-2020 | 《半导体器件 光电子器件》（若TDC用于激光雷达） | 针对光电接口时序配合的参考 |
| SJ/T 10370.1-2016 | 《半导体集成电路 电压/频率和频率/电压转换器测试方法》（最接近） | 虽然名称是FVC，但其“脉冲时间参数测试”章节的测试夹具布局、地线回路要求可直接套用 |
| GJB 548B-2005（军用） | 《微电子器件试验方法和程序》 | 芯片用于军工/航天，环境应力测试（温度循环、稳态寿命）前的时间参数漂移测试必须参照此标准 |
| IEC 62008（国际） | 《Performance test methods for digitizer modules》 | 这是针对数字化仪的，但其“直方图测试法”和“正弦波拟合法”是TDC线性度测试的国际公认底层逻辑 |
六、实操的“避坑”建议
同轴线缆等长：测试TDC时，Start和Stop两条通道的射频线缆物理长度差异必须 < 1cm，否则引入的固定延迟误差会导致Gain Error超标。
码密度法的“非相干”条件：输入信号的频率与TDC采样时钟的频率必须互质（非整数倍关系），否则直方图会出现周期性缺失，导致测得的DNL虚高。
国标未覆盖的部分：对于动态Jitter（抖动）测试，国标更新较慢，建议参考JESD204B（高速串行接口）协议中的误码率（BER）浴盆曲线测试法来辅助验证TDC在高速下的稳定性。
