做电池供电产品的朋友应该都有这种经历：翻遍数据手册找到一颗“超低功耗”MCU，满怀期待地写下HAL_PWREx_EnterSTOP2Mode，结果万用表一夹——电流还在mA级别。不是芯片虚标，而是STM32U575/585这类芯片的功耗优化，从来不是一个函数能解决的。U575/585是ST U5家族里相当能打的两颗料，Cortex-M33内核、最高160MHz、内置SMPS和LPBAM，数据手册上的电流数字漂亮得吓人，但这些数字背后是一整套电源架构、时钟管理和外设供电策略在撑着。
这篇文章不打算泛泛而谈“低功耗设计”四个字。我想把U575/585的功耗优化拆成几块硬骨头：七种低功耗模式怎么选、SMPS和LDO怎么权衡、时钟频率怎么配合负载降、GPIO和外设的漏电怎么堵、以及一台可复现的实战优化过程。适合手里正在做电池供电产品、尤其是准备把U5用上量产的工程师。你不需要先把U5玩得滚瓜烂熟，跟着走一遍，再回到自己的板子上测，很快就会发现之前那些“测不准”“降不下去”的问题出在哪。
1. 为什么U575/585值得单独聊功耗优化
1.1 U5系列和之前低功耗MCU的差异
如果从F103时代一路做过来的，第一次打开U575参考手册多半会有点懵：低功耗模式从常见的Sleep/Stop/Standby，突然多了Low-power Sleep、Stop 0、Stop 1、Stop 2，还多了一个叫“低功耗后台自主模式（LPBAM）”的东西。这不是ST在堆名词，而是U5把“什么时候睡、睡多深、睡的时候让谁值班”这件事做成了一整套可编排的机制。
U575和U585都基于Cortex-M33内核，支持TrustZone，主频最高160MHz。但从功耗优化的角度看，真正拉开差距的是三块硬件设计。第一块是内置的SMPS（开关模式电源），配合外部电感和电容，可以替代传统LDO给内核供电，效率从LDO的“输出电压除以输入电压”直接跳到85%-90%级别。第二块是多档位的可调核电压，运行期间可以在Scale 1/2/3之间切换，动态功耗随电压平方下降。第三块是LPBAM，它允许DMA和外设（LPUART、LPTIM、ADC、I2C等）在Stop 2模式下继续自主干活，CPU不用醒。
U585相比U575主要是增强了安全能力，比如更完善的安全启动和密钥管理特性。如果你的产品不涉及这类需求，选U575就够了，同等配置下功耗表现基本一致。这个差异在选型阶段就该想清楚，别一上来就奔着“585更高级”去。
1.2 功耗优化首先是一个架构决策
做低功耗项目最容易踩的坑，是把优化当作最后阶段的“调参”。等PCB、供电方案、时钟树都定死了，再去求寄存器组合，哪怕把电流从3mA降到1µA，上限也已经被架构锁死了。U575/585的可配置项太多，如果你在产品定义阶段就想清楚几句关键的话——这个设备靠什么唤醒、唤醒后要干多少活、待机时哪些外设必须值守、运行频率有没有上限——后续的功耗优化就是顺着架构往下填数字，而不是推倒重来。
我见过一个典型的反面案例：有人把U575跑在160MHz、PLL全开、HSE外部晶振也开着，进入Stop 2前不降内核电压，外设时钟也懒得门控，测出来待机3.2mA，然后开始怀疑芯片是假的。其实芯片架构本身没问题，是上游的“架构决策”没做：明明这个产品只需要每秒醒一次采样温湿度，跑48MHz都能在2ms内干完，为什么非要把PLL和HSE一直挂着？
所以下文所有的讨论，目标都不是“把某个数字调到最小”，而是在明确的业务需求下，找到功耗和唤醒性能的最优解。每牺牲一次唤醒时间、每关一路时钟，都要换来实打实的电流下降，这条账一定要算清楚。
2. 先把七种低功耗模式的电流账算清楚
2.1 七种低功耗模式一次看全
U575/585的低功耗模式不是一条线，而是一个阶梯。我一般按“CPU停不停、SRAM保不保、外设还干不干活、唤醒代价多大”这四个维度来对比。先看一张总表。
| 模式 | CPU | 系统时钟 | SRAM
