简介：本资源是面向射频工程师与微波电路设计学习者的ADS仿真工程包，聚焦高回退效率优化的Multistage Doherty功率放大器架构研究，特别采用理想电流源建模方式简化分析，适用于射频前端线性化技术原理验证与结构对比教学。压缩包共96个文件，涵盖28个ADS仿真配置XML、18个核心电路DS原理图、14个参数与日志TXT、4个仿真控制CFG及PRF设置文件，以及DDS架构定义、OALIB库文件、LOG运行记录等，完整支撑多级Doherty、新型Novel架构及不对称三路Doherty等多种拓扑的建模、仿真与数据后处理流程，总大小仅1.87MB，轻量易部署。已有504人学习下载，资源提供从Class-B基础功放到多版本Multistage Doherty（含v1/v2/3way/Novel）的全套ADS工程文件、数据目录结构及仿真状态快照，便于读者逐层理解阻抗调制机制、载波/峰值路径协同原理及高回退区效率提升路径。 Directivity。
我先把话说在前面：这个项目做完之后，最大的感悟不是ADS用得多熟练，而是搞清楚了一件很多教材里含糊带过的事——Multistage Doherty的回退范围、效率曲线和阻抗变换关系，其实是可以在不碰任何真实晶体管模型的前提下，先用理想电流源完整验证的。仿真时间和心智负担，都能减少一个量级。
我这次用的是三级Doherty（载波+两路峰值放大器），目标回退12dB，频率3.5GHz，直接用ADS 2020搭建。下面把整个建模思路、搭建细节、常见坑和过渡到真实晶体管的步骤都整理出来。如果你手头也在做高回退功放，不管频段是sub-6GHz还是毫米波，这套流程都可以直接借鉴。
1. 高回退功放的设计困境：12dB回退为什么能把人逼疯
现在的通信信号峰均比是越来越不讲理了。5G NR的OFDM波形在正常削峰之后，PAPR仍然能到9~11dB，WiFi 7的4096QAM同样不轻松。功放如果只在饱和点附近效率高，平均效率就会非常难看。散热压力、功耗预算、基站电费，全都会跟着遭殃。
传统两级Doherty能提供的回退范围是6dB。这个数字是怎么来的？简单推导一下：载波放大器单独工作到饱和时，负载被调制到2倍Ropt，此时它输出峰值功率的一半（功率上低6dB），但效率达到最高。两级Doherty只有在6dB回退点才有效率峰，信号PAPR如果超过9dB，平均效率就会明显掉下来。所以当你面对一个PAPR超过9dB的信号时，就只能往Multistage Doherty方向走。
三级Doherty的典型回退范围是12dB，正好覆盖绝大多数现代通信信号的需求。它的思想也很直接：多路峰值放大器在不同回退深度逐级开启。第一级回退时只有载波工作；回退到6dB左右时，第一峰值管开始出力；到接近饱和时，第二峰值管也加入。每一级开启都会对前面的放大器做一次负载调制，让整个效率曲线在很宽的功率回退范围内都保持高位。
但问题也恰恰出在这里：多级Doherty的合路网络比两级复杂得多。每一条支路都有自己的阻抗变换线、相位延迟和开启阈值。任何一路的相位不对，或者阻抗变换关系算错，效率曲线就会出现莫名其妙的塌陷。最麻烦的是，如果你一开始就用真实的晶体管模型（比如Cree的CGH40010F，或者一些GaN工艺的PDK），仿真收敛慢不说，优化变量一多，根本分不清到底是管子本身的问题，还是合路网络的问题。
我在这个项目上原本也打算直接上真实模型，结果第一轮HB仿真就跑了40多分钟，效率曲线还是歪的。后来索性把整个前端全部换成理想电流源，半天时间就把拓扑和相位调通了，效率曲线的形状也完全符合理论预期。这个对比让我彻底改变了做Doherty设计的工作方式。
2. 用理想电流源仿真的底层逻辑：不是在偷懒，是在验证拓扑骨架
很多工程师一听“理想电流源”就摇头，觉得这玩意儿离真实功放管太远，仿了也白仿。我过去也是这个想法，直到被真实模型的仿真效率教训了几次才明白：理想电流源仿真本来就不是为了预测最终性能，它解决的是三个更底层的问题。
第一个是验证负载调制网络（LMN）的阻抗变换关系。Doherty的一切都建立在电流源并联后的负载调制理论之上，理想电流源的输出阻抗可以设为无穷大（实际上设一个很大的并联电阻），这样外部网络看到的阻抗就完全由微带线、特征阻抗和电长度决定。你可以非常干净地评估每一段λ/4线的工作状态，不会像真实管子那样，输出电容、封装寄生、非线性电导全都混在里面，阻抗轨迹乱成一团。
第二个是验证效率回退曲线的“形状”。理想电流源没有膝点电压、没有寄生电容、没有非线性，所以仿真出来的效率曲线就是理论上的极限形态。如果连理论形态都不对，那一定是拓扑或者相位的问题，跟器件没关系。反过来，如果理论形态对了但真实器件仿真不对，那就可以放心去器件模型里找原因。
第三个是验证相位对齐逻辑。Doherty要求峰值放大器的输出电流和载波放大器的输出电流在合路点严格同相。理想电流源模型里，每条支路的相位延退是显式设定的，你可以单独验证每条支路从输入端到合路点到底差了多少度，然后在对应支路补上延迟线。这个工作在理想模型里非常干净。
ADS里建理想电流源其实不复杂。我的做法是在原理图里使用基本电流源元件，配一个大的并联电阻来模拟有限输出阻抗，再用VAR变量控制电流幅度。更精细一点的做法是直接用Verilog-A写一个理想跨导模型，输入电压超过阈值才开始输出电流，这样还能顺带模拟C类偏置的开启行为。但对于第一轮拓扑验证，普通电流源加硬门限表达式就完全够用。
需要注意一个关键点：真实功放管不是硬门限，而是随着输入功率增加，导通角逐渐变化。理想电流源模型里用if表达式做硬门限，确实简化了很多，但这不影响验证拓扑。等到换成真实器件后，峰值管的实际开启特性会自然呈现，到时候再优化偏置点就行。
3. 三级Doherty在ADS里的完整搭建流程：功分、合路、相位、偏置
3.1 先把规格定下来：回退12dB对应的功率分配比
动手搭建之前，先把设计目标写清楚。我这次的目标是：
- 峰值输出功率：46dBm（40W）
- 目标回退深度：12dB
- 工作频率：3.5GHz
- 供电电压：28V
三级Doherty的回退范围是由载波放大器在总功率中的占比决定的。12dB回退对应的功率比是1/4，也就是说载波放大器的饱和功率应该是总功率的四分之一。剩下的四分之三由两路峰值放大器承担。我选的比例是：载波10W、峰值1也是10W、峰值2是20W，总功率40W，正好46dBm。功率分配比就是1:1:2。
这个比例直接决定了输入功分器的分光比。输入侧我用的是三路威尔金森功分器，分光比和输出功率比保持一致：25%的输入功率进载波支路、25%进峰值1支路、50%进峰值2支路。这个分光比不能乱设，因为每一路峰值放大器的驱动深度和它的功率贡献是绑定的。分光比不对，后面的负载调制过程就会失衡，效率曲线会出现“驼峰错位”。
3.2 输出合路网络的阻抗矩阵：每段λ/4线怎么定
输出合路网络是整个原理图最核心、也最容易出错的地方。三级Doherty的输出网络可以看成两级负载调制的级联：第一级是载波和峰值1的合路，第二级是前两路的合成结果再与峰值2的合路。
具体到ADS里，我用的是理想传输线（TLines-Ideal）和理想的λ/4线模型来搭建。每段线的特征阻抗Z0需要根据阻抗变换关系来定。基本公式是：在四分之一波长阻抗变换线中，Z0等于源阻抗和目标阻抗的几何平均值，也就是Z0 = sqrt(Zin * Zout)。这个公式在微波工程里是基础，但真正搭建时不只要算一段，而是要逐级倒推。
我可以给一个参考的计算路径。假设最终负载是50Ω，第一级合路点后接的一段λ/4线，把合路点阻抗变换到50Ω。如果合路点的等效负载阻抗为RL1，那么这段线的Z0就是sqrt(50 * RL1)。RL1的选择和峰值2的功率占比有关，不能拍脑袋定。我的经验是先用一个粗略值搭起来，然后在ADS里把Z0设成变量，扫描一遍看效率曲线哪个最平坦，再回头优化。理想传输线仿真非常快，扫几十个Z0组合也就是几秒钟的事，完全没必要一开始就手工算到小数点后两位。
有一个设计细节特别重要：每一级合路点上的等效阻抗会随着功率回退状态变化。在深度回退时，峰值1和峰值2是关断的，它们的输出端对地呈现高阻，这时候载波支路看到的负载阻抗是经过两级λ/4线变换后的高阻抗。当峰值1开启后，它的电流开始注入合路点，载波支路的负载阻抗被调低。这个逐级调制的效果，必须在理想电流源模型中用负载牵引轨迹来验证。
3.3 输入功分、峰值开启阈值与相位补偿
输入侧除了功分器，还有两个关键点：峰值放大器的开启阈值和相位补偿。
峰值放大器的开启阈值用理想电流源的表达式来实现。载波支路的电流源从一开始就工作，模拟AB类偏置；峰值1的电流源设置为输入功率超过某个阈值后才开始输出；峰值2的阈值设得更高。用ADS的VAR和受控源表达式可以轻松实现：
I_carrier = gm * Vin; I_peak1 = gm * max(0, Vin - Vth1); I_peak2 = gm * max(0, Vin - Vth2);这里Vth1和Vth2就是峰值放大器的开启阈值，单位可以理解为等效输入电压门限。Vth1对应回退6dB时的开启，Vth2对应接近饱和时的开启。这个硬门限模型非常“暴力”，但恰好能让拓扑验证变得极其清晰，因为每一级什么时候介入工作，是你直接控制的，不会像真实管子那样拖泥带水。
相位补偿是另一个容易翻车的地方。三级Doherty里，载波支路经历了最多的λ/4线，电长度最长。峰值1支路和峰值2支路的电长度相对短。如果不加补偿，三路电流在合路点相位不一致，合成效率会下降得非常明显。
我的做法是：在原理图的每个支路输入端加入可调时间延迟元件（TD），初始值全部设为0。然后单独仿真每一支路，在合路点测量该支路输出电流的相位。以载波支路为基准，把峰值1和峰值2的TD设为让它们相位和载波一致的值。因为整个过程是线性的（理想电流源），这个对准是一次性的，不需要反复迭代。
3.4 直流功耗建模与效率计算方式
很多人在这一步犯迷糊。理想电流源模型里，交流输出功率很容易测，但效率必须知道每条支路的直流功耗。如果直接用ADS自带的PAE公式，它默认使用的是模型内部的直流功耗，而理想电流源往往没有定义这个，算出来的效率会离谱。
我的做法是每个支路边挂一个直流电流源，模拟该级的漏极静态电流和动态电流，然后在输出方程里手动计算总效率：
Pout_total = Pout_carrier + Pout_peak1 + Pout_peak2 Pdc_total = Vdc * (Idc_carrier + Idc_peak1 + Idc_peak2) Efficiency = Pout_total / Pdc_total这个计算方式并不能精确表示真实功放管的效率特性（因为真实管子的漏极效率还受导通角、谐波终端等影响），但对拓扑验证足够了。它能告诉你：在某个回退点，理论上效率应该能达到什么水平。如果差得远，肯定是网络的问题。
4. 仿真结果判读：效率曲线、负载调制轨迹和相位检查
4.1 理想的效率回退曲线长什么样
搭建完成后，设置谐波平衡仿真，扫描输入功率从5dBm到35dBm，画出效率随回退量的曲线。一个正确的三级Doherty，效率曲线应该有明显的三段结构：
- 深度回退区（回退12dB附近）：只有载波工作，效率随输出功率增大而上升，在12dB回退处出现第一个效率峰。
- 中回退区（回退6dB附近）：峰值1开始导通，载波负载被调制降低，效率继续爬升，在6dB回退处出现第二个效率峰。
- 低回退区和饱和区（回退0~6dB）：峰值2介入，所有支路一起工作，效率在饱和点附近达到最高。
如果你扫出来的曲线和这个三段结构对不上，那问题基本不在器件，而在网络或相位。这是理想电流源仿真最直观的价值。我第一次搭出来的时候，效率曲线在中回退区直接掉了一个大坑，后来检查发现是峰值1的开启阈值设得太晚，它介入的时候载波已经被调制过度了，两路电流在合路点没有形成有效的负载调制。把Vth1调低0.5V之后，曲线形状立刻恢复正常。
4.2 直接观察负载调制：这是理想模型的最大红利
谐波平衡仿真可以输出任何节点的基波阻抗。在ADS里，你可以在载波输出端口加上一个阻抗探针，扫描功率后看基波阻抗轨迹的变化。理想电流源模型下，这个轨迹非常干净：深度回退时，载波看到的阻抗大约是2倍Ropt；随着功率增加、峰值管介入，阻抗逐渐向Ropt靠拢；饱和时，阻抗等于设计的目标Ropt。
这个阻抗轨迹就是后续做真实器件Load-Pull仿真的起点。真实管子的输出阻抗会随偏置和功率变化，但理想模型给了一个最理想的参考方向。你拿着这条轨迹去选管子和设计匹配网络，要比凭空开始快非常多。
这里我特别推荐多用用LSSP（大信号S参数）仿真。在理想电流源模型里，LSSP可以得到S21随功率的变化，直接反映各支路之间的耦合和相位关系。我在调试过程中发现，当某一路峰值管的相位没对齐时，S21曲线会在对应回退点附近出现明显的波动。这个波动比看效率曲线更明显，定位问题更快。
4.3 三支路相位对齐的检查与微调
效率曲线对了、负载调制轨迹也对了一半，但相位是否完全对齐，还需要单独验证。我的做法是在合路点分别放置三个支路的电流探针，在几个关键功率点（12dB回退、6dB回退、饱和点）查看基波电流的相位。
理想情况下三路电流的相位差应该在0°附近。如果偏差超过±5°，就需要微调对应支路的TD参数。ADS里可以直接在数据显示窗口中用相位函数计算：
phase_carrier = phase(ICarrier[1]) phase_peak1 = phase(IPeak1[1]) phase_peak2 = phase(IPeak2[1])然后以载波为参考，算出峰值1和峰值2的相位差。这样调起来非常快，扫一次功率点，改一次TD，再扫一次，两三轮就能对齐。
但我要强调一点：在理想电流源阶段，不要把相位调到绝对完美的程度。留±5°的余量就够了，因为真实晶体管会有输入输出电容和封装寄生带来的额外相移，到时候还要重新调。如果理想模型就把相位调得太死，反而给后续预留的调整空间太少。
5. 我踩过的坑：理想电流源仿真的收敛与失真问题
5.1 HB仿真不收敛
即使是理想电流源，我在实际仿真中也遇到过几次不收敛。最常见的原因是电流源的并联电阻设得太大导致节点阻抗过接近开路，HB的牛顿迭代初始值选不到一个合理的解。解决办法很简单，给电流源并联一个小电导，比如100kΩ的电阻，这样既不影响网络特性，又能帮仿真器稳定收敛。
另一个比较隐蔽的原因是功率扫描范围设置太宽。HB在低功率和高功率下的初始解差异非常大，如果扫描点太少、跨度太大，中间某个点可能直接发散。我后来习惯用分段扫描：先在几个关键功率点单独仿真确认没问题，再用Sweep Plan从低到高慢慢扫。
如果还是不收敛，把控制器的MaxIterations调大到500，ErrorTolerance放宽到1e-6，一般都能解决。理想电流源模型归根结底是准线性系统，HB不收敛多半是数值设置问题，没有真正的物理原因。
5.2 并联电阻、隔直、扼流圈那些容易被忽略的细节
理想电流源模型里，支路的直流偏置点很容易被忽略。如果你真的只挂了一个交流电流源，没有隔直电容和射频扼流圈，HB仿真里节点电压会被直流电平污染，导致效率计算完全错误。
我的做法是每个支路的输出端串联一个大电容（比如100pF）隔直，在偏置端用大电感（比如10uH）作为射频扼流圈。虽然理想电流源模型不关心这些元件的实际损耗，但它们在仿真中起到了隔离直流和交流的作用，让模型的行为更接近真实电路结构。
还有一个细节是并联电阻大小的选择。理想电流源的并联电阻如果设得太小（比如100Ω），它就会实实在在分流，导致负载调制效果变差，效率曲线在回退区整体偏低。我试过从1kΩ到100kΩ，发现100kΩ是比较好的折中，既能帮助收敛，又不影响电路行为。你可以在自己的设计里做一个参数扫描，看看这个电阻值对效率曲线的影响，确认它在某一个范围之外进入平稳区。
5.3 各支路贡献的调试思路
如果效率曲线形状不对，一个非常有效的调试手段是分别“断掉”某一路峰值放大器。在ADS里，把某一支路的电流源幅度设为0，重跑一遍仿真。这样你可以看到：
- 只保留载波：效率曲线应该是一条随输出功率单调上升的曲线，没有明显的双峰。
- 载波+峰值1：效率曲线应该出现第一个效率峰（在峰值1的开启点附近），形状类似两级Doherty。
- 三路全开：效率曲线出现两个效率峰。
如果某一路加上去之后效率曲线没有按预期变化，那问题就锁定在这一路的相位、开启阈值或者输入功分比上。这个思路在理想电流源模型里执行起来极其简单，因为切断一路只需要改一个变量。但在真实晶体管模型里，你得改偏置、改匹配、还要处理断开后的闲置阻抗，费时费力得多。
我在调试峰值2支路的时候就靠这个方法发现了一个问题：峰值2的输入功分比虽然设成了50%，但它的输出合路段的特征阻抗算错了，导致电流注入合路点时，对前面的负载调制几乎没有贡献。效率曲线在最后6dB回退区一直上不去。把那段λ/4线的Z0从75Ω改成60Ω之后，效率立刻在饱和点附近提升了好几个百分点。
6. 从理想电流源过渡到真实晶体管：先换哪一路、后换哪一路
当你用理想电流源模型得到了满意的效率曲线和负载调制轨迹，接下来才进入真正的“硬核”阶段：把理想电流源逐个替换成真实晶体管模型。这一步如果操作不当，很容易把前面建立的优势全部丢掉。我的建议是分阶段替换，而不是一次性全家桶。
第一阶段，只替换载波管。峰值1和峰值2仍然用理想电流源。这样可以单独验证真实载波管在负载调制下的行为，包括它的增益压缩、相移、以及在不同回退深度下的输出匹配是否合理。替换后你会发现效率曲线在深度回退区可能会掉一点，这是正常的，因为真实管子的膝点电压和寄生参数会造成额外损耗。你要关注的是曲线“形状”是否还保持良好，而不是绝对效率。
第二阶段，替换峰值1。此时峰值2仍是理想电流源。峰值1的输入驱动、开启阈值和偏置点需要重新优化。真实C类管的导通角会随驱动电平变化，这使得峰值1的实际开启过程比理想模型“软”得多。这个阶段的目标是让6dB回退点的效率峰重新显现。
第三阶段，全部替换。最后加入峰值2，这时整个系统最复杂，所有支路的相位都需要重新微调。真实晶体管的输入输出电容会引入额外的相位延迟，而且这个延迟会随偏置和功率变化，不再像理想模型那样恒定。所以你需要回到第4.3节的相位检查流程，重新做一轮对齐。
替换过程中，有个非常有用的做法：把理想电流源模型的仿真结果（效率曲线、负载调制轨迹）保存在同一个数据显示窗口里，作为每一步替换的对照基线。每次替换一支路后，把当前仿真结果和基线叠加对比，偏差有多大、出现在哪个回退区，一目了然。这种对比能让你快速判断是器件模型的问题，还是网络参数需要再微调。
最后说一点个人体会。许多刚接触Doherty的工程师容易陷入一个误区，觉得仿真必须一开始就“真实”，真实模型跑出来的结果才可信。但在这个项目里，真实模型第一次仿真跑了40多分钟，结果曲线却乱成一团，完全无法判断是工艺库的问题、匹配的问题还是拓扑的问题。换成理想电流源之后，40分钟变成40秒，半天时间就完成了拓扑和相位的收敛。之后再回到真实模型，每一步替换都有清晰的对照基线，整体推进反而更快。
所以我的建议是：不管你是做两级还是三级Doherty，如果确定要追求高回退，先把网络用理想电流源搭明白。这一步不是偷懒，而是把所有变量中理论最明确的部分先固化住，把注意力集中在网络、相位和负载调制这些最关键、也最容易出错的地方。等到这些都没有疑问了，再让真实晶体管粉墨登场，你会发现问题解决的路径清晰得多。
本文还有配套的精品资源，点击获取
