简介：本资源是一套面向电子工程与集成电路设计初学者的SAR ADC建模实践材料，聚焦MATLAB环境下的逐次逼近型模数转换器原理仿真与性能分析，解决理论理解与算法实现脱节的问题。压缩包共2个文件（1个MATLAB源码文件、1份PDF技术文档），总大小1.98MB；其中SAR_ADC.m完整实现了SAR逻辑控制、DAC比较迭代、量化输出及误差统计等核心流程，SAR ADC-MIT.pdf则系统梳理了工作原理、关键指标（如ENOB、SNR、量化误差）定义及建模步骤，适合作为课程实验、毕业设计或自学进阶的参考依据。已有2863人学习下载，读者可直接运行脚本观察逐位逼近过程、修改分辨率/输入信号参数进行对比实验，并结合PDF文档深入理解电路级行为与数字建模的映射关系，快速掌握SAR ADC系统级仿真方法。 搞混合信号设计这块，很多人一听到"给SAR ADC写Matlab模型"就觉得是仿真工程师的杂活，其实完全不是。我这些年做SAR ADC的项目，不管是最开始的架构选型、电容阵列尺寸估算，还是后来校准算法的验证，全部都是在Matlab里先跑通、跑透才敢往晶体管级走。SAR ADC的行为级建模，本质上就是把模拟电路里那些繁琐的电荷转移、比较器判断、逻辑时序，用几行数学运算和一个循环代替，让我们在几分钟内得到原本要仿真几天的结果。
这篇文章我会把用Matlab给SAR ADC建模时最关键的东西讲清楚：模型骨架怎么搭、电容失配和噪声怎么加进去、跑完仿真之后INL/DNL和频谱怎么算。这里说的sar数据，指的是SAR ADC在一次转换过程中生成的那些数字码序列，不是合成孔径雷达的回波数据，这两个东西名字缩写一样，含义完全不同，别弄混。
1. 为什么要在Matlab里给SAR ADC做行为级建模
1.1 行为级模型和晶体管级仿真的差距在哪里
做全定制模拟芯片的人，最熟悉的仿真工具是Spectre、HSPICE这些。晶体管级仿真精度是真的高，能把每个MOS管的沟道长度调制、电容寄生、温度漂移全部还原出来。但代价就是慢，慢到什么程度呢，我举个例子，一个10位SAR ADC，采样率50MSPS，你要看它在特定输入频率下的频谱，至少要采集65536个点，然后做FFT。这意味着ADC至少要完成65536次完整的转换，而每一次转换都要走10次比较、10次电容阵列的电荷再分配。用晶体管级仿真器跑完这65536次转换，在服务器上挂着跑几天都是常事，运气不好跑崩了还得从头来。
行为级模型完全不一样。它不关心每个晶体管长什么样，只关心"输入端给了一个电压，输出端应该吐出什么码字"这个数学关系。SAR ADC的行为级模型，核心就是几个数组和一层循环。跑同样的65536点FFT，Matlab里通常只要几秒钟。这中间差了好几个数量级的仿真速度，意味着你可以快速做架构探索：
- 想知道10位和12位的面积、功耗、性能差别，改一个参数重跑一遍就行
- 想知道电容失配从0.1%变到0.5%，INL会恶化多少，几秒钟就能看到结果
- 想知道不同的校准算法管不管用，直接把算法加在模型后面跑
我用一个不太恰当的类比来说：晶体管级仿真就像你要验收一栋楼，每一块砖、每一根钢筋都要做承重测试，精密但极其耗时。行为级仿真则是先看户型图、先用模拟人偶走一遍动线，确认布局合理了再开始施工。这两件事在完整的设计流程里缺一不可，但行为级建模跑在前面，帮你在"开始砌砖"之前就避开大量方案性的错误。
1.2 我在实际项目中用Matlab建模的典型时机
建模不是作品出来之后才做的事。我的习惯是，一个项目刚有初步规格时就开始搭行为级模型，后面几乎所有大决策都参考模型的结果。下面这张表是我自己总结的，不同设计阶段Matlab行为级模型发挥的作用：
| 设计阶段 | 主要用途 | 典型任务 |
|---|---|---|
| 规格定义阶段 | 验证指标可行性 | 根据目标ENOB、采样率推算比较器噪声和电容失配上限 |
| 架构选型阶段 | 对比不同DAC结构 | 比较单端CDAC、差分CDAC、带冗余位的CDAC的非理想性敏感度 |
| 电路参数设计阶段 | 指导具体电路尺寸 | 通过INL/DNL蒙特卡洛结果确定单位电容大小 |
| 校准算法阶段 | 验证算法收敛性和效果 | 在模型上加上失配、噪声，跑后台校准算法 |
| 系统集成阶段 | 与前端数字接口对接 | 生成SV模型，给数字验证提供参考向量 |
1.3 一个模型跑多久算合格
很多刚开始接触行为级建模的人，最关心的问题往往是模型精度够不够。但根据我的经验，一个合格的Matlab SAR ADC行为级模型，最先要满足的是速度要求。如果模型跑一次完整的码密度测试要几分钟，那你的调试效率会非常低，因为每次改动参数后都需要等待。我一般给自己定的标准是：
- 跑单次转换：毫秒级，基本是瞬间完成
- 跑一个斜坡输入的全部码字（例如10位ADC，1024个码字）：几秒钟
- 跑64K点FFT的频谱测试数据：1分钟以内
- 跑一次200次蒙特卡洛仿真（只统计INL/DNL）：几分钟内完成
2. SAR ADC的工作原理拆解：从采样到逐次逼近
2.1 二分查找与电荷再分配DAC的关系
SAR ADC之所以叫逐次逼近，本质上是在做一个二分查找。想象你面前有一个1V到0V的电压区间，你要猜输入电压是多少。最笨的办法是从0V开始一点一点加，但那样做256次才能找到答案。二分查找的思路是先把区间中点0.5V拿出来跟输入比，如果输入大，说明答案在0.5V到1V之间，接着取0.75V；如果输入小，说明答案在0到0.5V之间，接着取0.25V。每比较一次，就可以把搜索范围缩小一半。N位转换就是N次比较，依次锁定最高位到最低位。
在具体的电路实现里，这个"取区间中点"的动作是靠电荷再分配DAC（CDAC）完成的。CDAC由一组二进制权重的电容组成，最高位对应的电容大小是最高位权重的一半，次高位是四分之一，以此类推。把所有电容的上极板连在一起接到比较器输入端，转换开始前，下极板全部接到输入电压完成采样；转换过程中，每一位根据比较器的结果，把对应电容的下极板从参考电压切换到地，或者反过来，这样上极板电压就会按照二进制权重偏移。
2.2 一个N位转换的完整动作序列
我以8位SAR ADC、参考电压1V为例，具体过一遍一个输入电压0.3V的转换过程。为方便理解，我把所有电压归一化到LSB，1LSB等于1V除以256，大约3.9mV。
第一步，采样阶段。输入电压0.3V被采样到DAC电容阵列上极板。第二步，保持阶段，把下极板全部接地，此时上极板电压约为0.3V。第三步，逐次逼近开始：
- 第1次比较，假设最高位权重对应0.5V，DAC输出尝试0.5V，比较器拿0.3V跟0.5V比，0.3V小于0.5V，最高位置0。
- 第2次比较，次高位权重对应0.25V，DAC输出尝试0.25V，0.3V大于0.25V，次高位置1，DAC输出保持在0.25V。
- 第3次比较，第三位权重对应0.125V，DAC输出尝试0.375V，0.3V小于0.375V，此位置0。
- 第4次比较，第四位权重对应0.0625V，DAC输出尝试0.3125V，0.3V小于0.3125V，此位置0。
- 第5次比较，第五位权重对应0.03125V，DAC输出尝试0.28125V，0.3V大于0.28125V，此位置1，DAC输出保持在0.28125V。
依此类推，8次比较结束后，输出码字是01001000对应的十进制72。你看看，0.3V除以0.00390625V等于76.8，所以0.3V对应的理想码字应该是76或者77附近。上面简化推算只是示例，真实权重排布和LSB位置会影响具体码值，但"二分查找逐步逼近"的思路就是这样。
2.3 输出"sar数据"到底是什么
每一轮转换结束，SAR逻辑里保存的那一串二进制码，就是我们常说的sar数据。在Matlab建模场景里，这个数据有两种用法：
第一种用法是直接看码字，比如做斜坡测试时，给ADC输入从负满量程到正满量程的斜坡电压，把每一级转换产生的二进制码记录下来，就得到了一串码字序列。对这些码字做统计，可以算出静态指标INL和DNL。
第二种用法是给ADC输入一个精确的正弦波，转换完成后得到一串码字序列，对它做FFT，可以从频域上看到信号的基波、谐波和噪声分量，进而算出SNR、SNDR、SFDR、ENOB这些动态指标。
很多做雷达、遥感的人听到sar数据第一反应是合成孔径雷达的回波数据，那是另一套东西，数据格式和用途完全不同。在这里，SAR ADC的sar数据就是模数转换器吐出来的一串数字码，千万别混淆。
3. Matlab模型骨架搭建：从理想模型到可量化误差
3.1 顶层模块划分与数据流
写行为级模型之前，先在脑子里把SAR ADC拆成几个功能模块。我习惯把它分成四块：
- 采样保持器：在采样时刻把输入电压锁住，供后续比较使用。
- DAC权重阵列：决定每次逼近的电压步进。理想情况下权重是二进制递减，实际中会引入失配。
- 比较器：判断当前DAC电压与输入电压的大小关系，输出1或0。理想比较器没有失调和噪声，实际中它们会带来误差。
- SAR逻辑：负责记录每一位的比较结果，控制逼近流程。典型实现就是循环。
模型的数据流非常直接——采样后输入电压保持不变，然后循环N次，每次用DAC试探一个电压，比较器判断大小，SAR逻辑记录下来，最后集中输出码字。
3.2 理想DAC模型的代码实现
理想DAC的权重非常好写，就是一组按二进制递减的数组。在Matlab中我通常这样定义：
N = 10; % 10位SAR ADC W = 0.5.^(1:N); % 理想权重，最大值0.5，逐位减半 Vref = 1.0; % 参考电压W(1)是0.5，W(2)是0.25，W(3)是0.125，一直到最后一位。这个权重就是每次比较时DAC可以改变的电平大小。
这里有一个容易想不明白的点：为什么权重从0.5开始而不是从1开始。因为输入信号范围是±Vref，也就是满量程是2Vref，而DAC的搜索区间是从-Vref到+Vref，从0开始朝正方向试探，第一步自然是跨度一半，所以是0.5倍的Vref。如果你建模的是单端SAR ADC，输入范围0到Vref，那第一步可以直接试探0.5Vref；如果是差分结构的，第一步试探就是在正负方向各0.5Vref。
3.3 加入电容失配的DAC建模
理想模型只能用来跑通流程，真正有价值的是非理想模型。电容失配是SAR ADC里最先需要建模的非理想因素，也是后面做校准算法时最主要的处理对象。
在Matlab里模拟电容失配，最常用的方法是给每个理想权重乘上一个随机扰动：
sigma_mismatch = 0.001; % 电容失配标准差，0.1% W_real = W .* (1 + sigma_mismatch * randn(1, N));这里的randn生成的是标准正态分布随机数，每个电容的实际权重会在理想值附近上下浮动，浮动的标准偏差由sigma_mismatch决定。为什么可以用这个方式来模拟电容失配？因为实际生产中，单位电容的尺寸会因为光刻、刻蚀等工艺波动产生随机偏差，这种偏差在统计上基本服从正态分布。当电容阵列包含不同倍数的单位电容时，每个加权电容的绝对失配标准差也不同，权重越大，绝对标准差越大。如果所有电容都用同一个sigma_mismatch，其实是一种近似处理。想要更精确，应该写成：
% 更精细的失配模型：每个权重对应的单位电容个数不同 C_unit = 1; C_weights = C_unit * 2.^(N-1:-1:0); % 每个权重位对应电容值 sigma_c = 0.001; % 单位电容失配 C_real = C_weights .* (1 + sigma_c * randn(1, N)); % 归一化权重 W_real = C_real / sum(C_real) * 0.5;这样做的逻辑是：最高位电容由2^(N-1)个单位电容并联组成，它的失配是单位电容失配的sqrt(2^(N-1))倍，不是所有电容都一样。在要求不高的早期评估里，用第一种简单模型就够了；如果你要做的结论很看重INL曲线形状，建议用第二种精细化模型。
3.4 比较器与SAR逻辑的循环实现
核心转换循环可以写成一个函数，输入是采样电压和权重数组，输出是最终的数字码字。下面这段代码是一个基础的SAR ADC单次转换函数：
function [code, vdac_final] = sar_adc_single(v_in, W, N, v_offset, v_noise_rms) % 输入： % v_in: 归一化输入电压，范围[-1, 1] % W: DAC权重数组，长度N % N: 比特位数 % v_offset: 比较器失调电压（相对Vref归一化） % v_noise_rms: 比较器噪声标准差（相对Vref归一化） % 输出： % code: 转换后的十进制码字 % vdac_final: DAC最终输出电压 vdac = 0; % DAC当前输出电压 bits = zeros(1, N); % 存储每一位结果 for i = 1:N vdac_try = vdac + W(i); % 先试探当前位为1 % 比较器加上失调和噪声 v_cmp = v_in - vdac_try + v_offset + v_noise_rms * randn(); if v_cmp >= 0 bits(i) = 1; % 输入大于DAC输出，保留该位 vdac = vdac_try; else bits(i) = 0; % 输入小于DAC输出，不保留该位 end end code = bi2de(bits, 'left-msb'); % 二进制转十进制 vdac_final = vdac; end这里面有几个细节值得说一下。
第一，循环的次数就是比特数N，每循环一次确定一位。比较器每一次判断都是一个二分查找的决策点，N次循环就是N个决策点。
第二，DAC试触顺序是从高到低，所以权重数组W的排列顺序必须和位的顺序一致。W(1)是最高位，W(N)是最低位。
第三，code转换成十进制用的是left-msb，也就是说数组里的第一个元素对应最高有效位。这里最容易出错的就是方向搞反，关于这个问题我在第六节详细展开。
第四，比较器噪声用randn乘上噪声标准差来模拟，这是高斯白噪声的近似。实际比较器噪声可能不是完全高斯的，但在行为级建模阶段，用高斯噪声近似已经足够准确。
4. 非理想效应建模：电容失配、噪声、比较器失调
4.1 电容失配的统计模型与蒙特卡洛仿真
电容失配引入后，ADC的静态性能会出现明显恶化，最直接的表现是DNL和INL变差。DNL指的是实际码宽与理想码宽(1LSB)的偏差，INL则是积累误差。在二进制电容阵列里，失配最大的危害在于高位权重偏离理想值后，后续所有位都在一个错误的基准上做试探，造成明显的跳变码。
用Matlab做蒙特卡洛仿真，可以非常直观地看到这种恶化程度。做法很简单：把带失配权重的转换函数循环跑几百次，每次重新生成一组随机权重，记录每组的INL/DNL，最后画成分布直方图或者直接看最大绝对值。
N_mc = 200; % 蒙特卡洛次数 inl_max = zeros(1, N_mc); dnl_max = zeros(1, N_mc); for mc = 1:N_mc % 重新生成失配权重 C_weights = C_unit * 2.^(N-1:-1:0); C_real = C_weights .* (1 + sigma_c * randn(1, N)); W_real = C_real / sum(C_real) * 0.5; % 跑斜坡测试，计算INL/DNL ... inl_max(mc) = max(abs(inl)); dnl_max(mc) = max(abs(dnl)); end实际跑完之后你会发现一个规律：DNL的最差情况通常出现在权重跳变最大的码字附近，比如最高位翻转的那个点，也就是从0111111111变成1000000000的地方。原因很好理解，最高位电容失配直接导致这个跳变处的步进偏离1LSB。这个结论在实际流片中也会遇到，很多芯片测试时看到的DNL尖峰都集中在高位翻转点的码字上。
4.2 kT/C噪声和比较器噪声的建模方式
采样保持环节有一个噪声逃不掉，那就是kT/C噪声。采样电容C在采样开关断开时，开关沟道中的热噪声会被采样到电容上。这个噪声的方差是k*T/C，其中k是玻尔兹曼常数，T是绝对温度。在Matlab行为级模型里，不需要去算一个电容器件有多大的热噪声，只需要把这个噪声的标准差折算成相对于满量程的比例，然后加在输入信号上。
具体操作：
k = 1.380649e-23; % 玻尔兹曼常数 T = 300; % 温度 C_s = 2e-12; % 采样电容 Vref = 1.0; v_kTC_rms = sqrt(k * T / C_s) / Vref; % 归一化到Vref % 每次采样时加入噪声 v_in_sampled = v_in + v_kTC_rms * randn();再来看看比较器噪声。比较器噪声的机理比kT/C噪声复杂，它来自比较器内部多个晶体管的热噪声和闪烁噪声，最终表现为在阈值点附近判断不稳定。在行为级模型中，只需要把它当作一个额外的高斯噪声源，加在比较器输入端即可。这个噪声的大小需要根据目标ENOB来推算。一个经验公式是，比较器噪声的标准差要低于0.5LSB，才能保证不会因为比较器噪声而显著损失有效位数。
LSB = 2 * Vref / 2^N; v_cmp_noise_rms = 0.2 * LSB / Vref; % 0.2LSB比较器噪声4.3 比较器失调与参考电压误差
比较器失调是另一个典型的非理想因素。它的本质是比较器的两个输入管存在阈值电压和尺寸失配，导致输入电压等于DAC电压时，比较器不一定会输出正确的判断结果。在行为级模型里，失调电压就是一个固定偏移量，直接加在比较器输入端。失调的坏处是会使整个ADC的输入输出特性平移，产生固定的码字偏移；如果失调大到超过0.5LSB，还会导致部分码字永远不会被输出，也就是所谓的"丢码"。
参考电压误差同样需要建模。SAR ADC的每一位比较都以参考电压Vref为基准，如果Vref本身有误差，哪怕你的电容阵列绝对匹配很好，最终的增益也是错的。参考电压误差最常见的表现是增益误差，所有码字的宽度被整体缩放。在Matlab里建模参考电压误差很简单，直接把权重数组乘以一个误差因子：
Vref_actual = Vref * 1.001; % 参考电压偏大0.1% W_actual = W * Vref_actual / Vref;我在下面整理了一张常用的非理想效应与性能指标的对应关系表，方便你建模时对照：
| 非理想因素 | 数学建模方式 | 主要影响的性能指标 |
|---|---|---|
| 电容失配 | 权重数组乘随机扰动 | INL、DNL、SFDR |
| kT/C噪声 | 采样值加高斯噪声 | SNR、ENOB |
| 比较器噪声 | 比较器判断前加高斯噪声 | SNR、误码率 |
| 比较器失调 | 比较器输入端加固定偏移 | 码字偏移、丢码 |
| 参考电压误差 | 权重数组整体缩放 | 增益误差 |
| 采样时钟抖动 | 采样时刻随机偏差 | SNR、SNDR |
5. 仿真跑通之后怎么评估性能
5.1 静态指标INL/DNL的计算方法
模型能跑出码字之后，第一件事就是验证静态性能。最常用的方法是斜坡测试：给ADC输入一个均匀覆盖满量程的斜坡电压，采集每个输入电压对应的输出码字，然后通过统计每个码字出现的输入电压区间宽度来计算DNL和INL。
我一般是这样写的：
% 斜坡测试 n_codes = 2^N; % 码字总数 vin_ramp = linspace(-1, 1, n_codes * oversample + 1); vin_ramp(end) = []; codes = zeros(size(vin_ramp)); for i = 1:length(vin_ramp) codes(i) = sar_adc_single(vin_ramp(i), W_real, N, 0, 0); end % 统计每个码字出现的次数 counts = histcounts(codes, -0.5:1:n_codes+0.5); % 实际码宽：每个码字对应的输入电压范围 bin_width = diff(vin_ramp) .* counts; % 这里需要结合斜坡步进计算 % 归一化到LSB bin_width_lsb = bin_width / mean(bin_width(2:end-1)); dnl = bin_width_lsb - 1; inl = cumsum(dnl);上面的bin_width_lsb计算是基于"每个码字占用了多少个斜坡步进"来近似码宽的，不是最严格的统计方法，但用来做行为级模型的初步评估已经完全够用。更精确的做法是使用码密度测试，输入一个已知概率密度函数的正弦波或三角波，从码字分布推导转移电平。不过斜坡测试简单直观，适合刚跑通模型的阶段。
5.2 动态指标：相干采样与FFT谱分析
评估ADC的动态性能，需要给ADC输入一个高质量的正弦波，把输出码字做FFT，从频谱上读出基波功率、谐波功率和噪声功率。这里有个必须注意的点：采样必须满足相干采样的条件，否则FFT会漏能量到相邻频点，导致测试结果偏悲观。
相干采样的条件是有理数关系：
fin / fs = M / Nfft
其中M和Nfft是互质的整数，Nfft是FFT点数，M是信号在Nfft个采样点内包含的完整周期数。M通常选一个奇数值，比如1、3、5，这样可以避开FFT栅栏效应导致的频谱泄漏。Nfft一般取2的整数次方，比如4096、65536。
我常用的模型测试代码是这样的：
Nfft = 65536; M = 1021; % 质数周期数 fin = M / Nfft; % 归一化输入频率 A = 0.9; % 输入幅度，略低于满量程避免过载 phi = rand * 2 * pi; % 随机初始相位 % 生成输入正弦 n = 0:Nfft-1; vin_sin = A * sin(2*pi*fin*n + phi); % 跑ADC模型 codes_sin = zeros(1, Nfft); for i = 1:Nfft codes_sin(i) = sar_adc_single(vin_sin(i), W_real, N, 0, 0); end % 转回模拟电压值并做FFT v_out = (codes_sin / (2^(N-1)) - 1) * Vref; spectrum = fft(v_out); spectrum_power = abs(spectrum).^2; % 找到基波、谐波、噪声分量，计算SNR/SNDR/SFDR/ENOB关于频谱分析，有几个细节要强调：
第一，输入幅度不要给满，一般给到-0.1dBFS或者-0.5dBFS。因为满量程输入容易让码字在正负峰值处出现削波，影响失真测试结果。
第二，基波附近的频率分量要全部计入基波功率，不能只取单根谱线。实际做法是把基波频率前后几个频点的功率加起来。
第三，谐波分量取哪些，通常取前5到7次谐波就够了。但在SAR ADC里，由于容性DAC的非线性，高次谐波通常很小，主要看二次和三次谐波。
5.3 常见性能曲线怎么看
模型跑完之后，我最常画的两张图是INL/DNL曲线和FFT频谱图。
INL/DNL曲线上，首先看最大绝对值是否满足规格。如果DNL最大值接近甚至超过1LSB，那么这个ADC一定会出问题，至少会在某些码字上出现明显的非线性。INL如果超过0.5LSB，对于高精度应用来说也是不能接受的。这些指标直接决定了你要求的单位电容大小和比较器噪声上限。
FFT频谱图上，重点看基波和最高谐波之间的差值，这就是SFDR。基波附近的噪声底高度决定了SNR。算出来的ENOB如果和目标ENOB差距很大，就需要回头调模型参数，看看是噪声主导还是失真主导。
6. 建模过程中的典型坑与调试经验
6.1 输入范围与过载问题
搭建模型时最容易忽略的问题之一就是输入范围。我在早期建模时吃过亏，直接用0到1的输入去测一个差分的SAR ADC模型，结果输出的码字全是0或者全是满量程码。原因很简单，差分SAR ADC的输入范围是-1到1，你把0.5当成正常信号输入，其实已经超出模型假设的合理信号范围之外了吗？严格来说并没有，0.5仍在-1到1之间，但如果你在模型里用了单端结构的权重逻辑，那么输入范围就要调整。所以写模型前先搞清楚自己建模的是单端还是差分结构，这个选择直接决定权重数组的处理方式。
还有一个常见问题：输入信号的幅度超过满量程。二分查找算法是假设输入落在搜索区间内的，一旦输入超出上限或下限，SAR逻辑的收敛方向就会错乱，最终输出的码字会莫名其妙。调试时如果发现DNL曲线在边缘处出现很大的异常尖峰，先检查输入信号是否越界，往往一看一个准。
6.2 权重顺序与码字映射错误
权重顺序搞反是我见过最多的错误，没有之一。在二进制转十进制的函数里，bi2de的左右顺序如果不一致，就会导致高低位互换。比如权重数组从高位到低位排列，但bi2de用了right-msb选项，那高位权重对应的码字会被当成低位来算，整个输出码就反了。
这类错误的表现很典型：DNL曲线会出现规律的锯齿状重复图案，因为高低位互换后，权重最大的位被错误地当成最小位，码宽会出现周期性的异常。排查方法很简单，给模型输入一个已知电压，手动推演一遍二进制码，再对比模型输出的十进制是不是同一个码字。
6.3 仿真时长与随机种子
蒙特卡洛仿真如果没有固定随机种子，每次跑出来的结果都不一样，这会让你很难判断参数的修改是否真的带来了改善。我的习惯是在脚本开头固定随机种子：
rng(2024); % 固定随机种子，保证结果可复现关于仿真时长，如果你的模型里做了很多层次的循环，比如外层200次蒙特卡洛、中层2的16次方点FFT、内层10位转换循环，Matlab的串行运行时间会变得不可忽视。在这种情况下，可以考虑用parfor把蒙特卡洛循环改成并行循环。但在改并行之前，先把模型本身的速度优化好，因为parfor的通信开销在一些场景下可能让速度不升反降。
最后分享一个我自己的经验。行为级模型做得再复杂，也不是为了取代晶体管级仿真，而是为了在最快的时间里回答"这个架构和参数能不能满足性能指标"这样的问题。我见过很多人在模型里堆砌各种非理想因素，最后模型精度没提高多少，运行速度倒是慢了十倍。我的建议是，先把理想模型跑通，然后每次只加一个非理想因素，观察它对指标的影响，全部加完后再整体验证一遍。这个方法看起来笨，但能让你对每个因素的作用都有清醒的认知，而不是模型一旦出问题就不知道从哪查起。
本文还有配套的精品资源，点击获取
