一 真题2010-17
2010-17. 下列组合情况中，一次访存过程中不可能发生的是（ ）。
A. TLB 未命中，Cache 未命中，Page 未命中
B. TLB 未命中，Cache 命中，Page 命中
C. TLB 命中，Cache 未命中，Page 命中
D. TLB 命中，Cache 命中，Page 未命中
二 题目要素解析
核心考点：虚拟存储 + Cache + TLB（快表）的协同访问流程，属于计算机组成原理与操作系统结合的经典综合考点，是 408 统考的高频难点。
关键术语定义
- TLB(Translation Lookaside Buffer)：快表，专门缓存页表项的高速缓存，用于加速虚拟地址到物理地址的转换。
- Page（页面）：虚拟存储系统中的基本单位，Page 命中表示对应的物理页面存在于主存中；Page 未命中表示物理页面不在主存，会触发缺页中断。
- Cache：CPU 高速缓存，缓存主存中的数据与指令，Cache 命中可直接从 Cache 获取数据，无需访问主存。
考查逻辑：判断三种硬件 / 机制的命中、未命中组合，是否符合地址转换与访存的先后依赖关系，重点考查对访存流水线的理解。
易错点：混淆 TLB、Page、Cache 的作用层级与依赖关系，不清楚 TLB 命中的前提条件。
三 哔哔详解
这道题是408 经典陷阱题！表面看是组合判断，实则考查虚拟地址到物理地址的转换流程。我们按访存顺序一步步拆解：
🔄标准访存流程（虚拟地址 → 数据）：
- 查 TLB：若命中 → 直接得物理页号；若未命中 → 查页表
- 查页表（Page）：若页表项有效（Page 命中）→ 得物理地址；若无效（Page 未命中）→缺页中断
- 用物理地址查 Cache：若命中 → 返回数据；若未命中 → 访问主存
🔍 逐项分析：
A. TLB 未命中，Cache 未命中，Page 未命中
✅ 可能！
- TLB 未命中 → 查页表
- Page 未命中 → 缺页中断（该页不在内存）
- 无物理地址 → 无法访问 Cache → Cache 自然“未命中”（实际未访问）
→ 合理！
- B. TLB 未命中，Cache 命中，Page 命中
✅可能！
TLB 未命中 → 查页表
Page 命中 → 得到物理地址
用物理地址访问 Cache → 若数据在 Cache 中 →Cache 命中
→ 完全合法！（只是多花了一次页表查询时间）
C. TLB 命中，Cache 未命中，Page 命中
✅可能！- TLB 命中 → 快速得物理地址
- Page 当然命中（TLB 条目来自有效页表项）
- 但数据不在 Cache → Cache 未命中 → 访问主存
→ 最常见场景！
D. TLB 命中，Cache 命中，Page 未命中
❌ 不可能！
TLB 命中的前提是：该页表项必须有效且在内存中（即 Page 命中）
💡 TLB 只缓存有效的页表项，操作系统不会把“不在内存”的页表项放入 TLB！
若 Page 未命中（页不在内存），则不可能有对应的 TLB 条目→ TLB 必未命中
更严重的是：Page 未命中 → 无物理地址 → 根本无法访问 Cache
→Cache 命中与 Page 未命中互斥！
✅ 结论：D 选项自相矛盾，绝不可能发生
四 参考答案
D ✅
五 考点精析
5.1 TLB、Page、Cache 核心概念
5.1.1 Page（虚拟页面 / 物理页面）
定义
虚拟存储系统中，将虚拟地址空间、物理主存空间按固定大小划分的基本单元，称为页面（Page）。虚拟空间的叫虚拟页，主存空间的叫物理页（页框）。
- Page 命中：目标虚拟页对应的物理页已经调入主存。
- Page 未命中（缺页）：目标虚拟页不在主存，需要从辅存调入，触发缺页中断。
核心作用
实现虚拟存储，让程序使用远大于物理主存的逻辑地址空间，是操作系统内存管理的核心机制。
配套部件：页表
记录虚拟页号 → 物理页号的映射关系，存放在主存中；每次地址转换都需要查询页表。
5.1.2 TLB（Translation Lookaside Buffer，快表）
定义
专门用于缓存页表项的高速缓冲存储器，本质是一个专用 Cache，通常集成在 CPU 内部。
- TLB 命中：要查询的页表项，已经缓存在 TLB 中，直接获取物理页号。
- TLB 未命中：目标页表项不在 TLB，必须访问主存中的完整页表。
核心作用
解决「每次访存都要先查主存页表」导致的两次访存问题，大幅加速虚拟地址→物理地址的转换。
关键特性
TLB 只缓存已经在主存中的页面的页表项，缺页的页表项不会被载入 TLB。
5.1.3 Cache（CPU 高速缓存）
定义
位于 CPU 与主存之间，用SRAM实现的高速缓存，缓存主存中的指令和数据。
- Cache 命中：目标数据 / 指令已经缓存到 Cache，CPU 直接从 Cache 读取。
- Cache 未命中：数据不在 Cache，需要访问主存，甚至在缺页时先访问辅存。
核心作用
弥补 CPU 和主存（DRAM）之间的速度差异，降低 CPU 平均访存延迟。
关键特性
Cache 是按物理地址 / 虚拟地址索引（408 默认按物理地址访问 Cache），依赖有效的物理地址才能查询。
5.2 三者的核心逻辑关系
5.2.1 TLB 与 Page 的强依赖关系
- TLB 命中 ⇒Page 一定命中。
只有页面已经在主存，对应的页表项才会被加载到 TLB。不可能出现 TLB 命中 + Page 未命中，这是 2010-17 题的核心考点。
- Page 命中 ⇏ TLB 命中。
页面在主存，但对应的页表项可能没有被缓存到 TLB，依然会发生 TLB 未命中。
5.2.2 Cache 与 TLB、Page 的相对独立
Cache 的命中与否，只取决于物理地址对应的数据是否被缓存，和 TLB、Page 的命中状态没有必然的因果关系：
- TLB 命中，Cache 可以命中 / 未命中。
- TLB 未命中，Cache 可以命中 / 未命中。
- 前提：必须 Page 命中，才能获得有效物理地址，进而访问 Cache。
5.2.3 核心逻辑规则
- TLB 是页表的缓存
- TLB 命中 ⇒ 页表一定命中（且该页在内存中）
- Page 未命中 ⇒ TLB 不可能命中（因无效页不会被缓存）
- Cache 访问必须有物理地址
- 若 Page 未命中 ⇒ 无物理地址 ⇒无法访问 Cache
- ⇒“Page 未命中” 与 “Cache 命中” 互斥
- TLB 未命中 ≠ Page 未命中
- TLB 未命中仅表示需查页表，页表仍可能命中
5.3 标准访存完整流程（408 默认流程）
CPU 执行访存指令，给出虚拟地址，按以下顺序执行（通用经典流程，适配绝大多数 408 考题）：
1.拆分虚拟地址
虚拟地址 = 虚拟页号 + 页内偏移量。
2.查询 TLB（第一步）
- TLB 命中
- 直接从 TLB 获取物理页号。
- 物理页号 + 页内偏移量 = 完整物理地址。
- 使用物理地址查询 Cache。
- Cache 命中：CPU 从 Cache 读取数据，访存结束。
- Cache 未命中：访问主存读取数据，同时将数据写入 Cache，访存结束。
- TLB 未命中
- 访问主存，查询完整页表。
- 判断 Page 是否命中：
- Page 未命中（缺页）：触发缺页中断。OS 将页面从辅存调入主存，更新页表，将新页表项加入 TLB，重新执行本次访存指令。
- Page 命中：从页表获取物理页号，拼接出物理地址。
- 用物理地址查询 Cache，后续流程和 TLB 命中一致。
六 考点跟踪
| 年份 | 题号 | 考查内容 | CSDN 参考链接 | VX参考链接 |
|---|---|---|---|---|
| 2010 | 第17题 | TLB、Page、Cache 关系 | ||
| 2015 | 第16题 | 访问主存次数 |
说明：本文内容基于公开资料整理，参考了包括但不限于《数据结构》（严蔚敏）、《计算机操作系统》（汤小丹）、《计算机网络》（谢希仁）、《计算机组成原理》（唐朔飞）等国内高校经典教材，以及其他国际权威著作。同时，借鉴了王道、天勤、启航等机构出版的计算机专业考研辅导系列丛书中的知识体系框架与典型题型分析思路。文中所有观点、例题解析及文字表述均为作者结合自身理解进行的归纳与重述，未直接复制任何出版物原文。内容仅用于学习交流，若有引用不当或疏漏之处，敬请指正。
