简介：面向电子DIY爱好者、焊台维修人员以及开关电源入门学习者，这份T12焊台通用电源设计资料提供两套完整的24V直流输出方案，输入为家用交流电，可直接替换或改造T12焊台供电部分。两个方案中，一个为24V_3A容量版本，功率余量充足；另一个采用UC3843控制芯片，便于理解电流型PWM电源的典型架构，均附带原理图与PCB，并且已经过实物验证，可以直接打样。包内共8个文件，其中schdoc原理图文件可查看电路拓扑和器件参数，pcbdoc文件对应PCB布局布线，prjpcb为工程文件，schlib与pcblib则提供原理图符号和封装库，htm为补充说明文档，整体约7.84MB。已有1263人学习下载，适合既想学习电源设计细节、又想快速获得可制作文件的读者。拿到后既能参考两套方案的器件选型与环路设计思路，也可以直接修改后送打样，节省从零画板的时间。
1. T12焊台为什么要把 24V 电源单独做
T12 烙铁头的发热芯冷态电阻只有 8Ω 左右，24V 电压刚加上去的几百毫秒里，瞬时电流能冲到 3A 上下。这个冲击一直到烙铁头温度建立起来才会回落，它对电源的要求和普通 24V/3A 稳压源完全不同：电源要在几十毫秒的加热窗口内扛住电流跳变，同时把输出电压纹波压到 PID 控制回路可以接受的范围，否则烙铁头温度会过冲，回温速度也会变得很难看。把 24V 直流电源与主控板分开做成一块通用电源板，先用电子负载和假负载把 72W 出力问题调干净，再去调控制板固件，故障定位面能缩小一半。这套资源里就是两个可直接打样的方案，原理图和 PCB 都是 Altium 源工程，适合拿去做 T12 焊台的第 5 代供电底板，也适合改造成其他 24V 直流设备的基础电源。
2. 两个方案的本质差异与 UC3843 反激拓扑选型
2.1 从文件名能先区分两个方案的工程量
解压后可以看到两套文件各自独立。方案 1 只有24V_3A.SchDoc和24V_3A.PcbDoc两张源文件，对应一个把目标直接定为“24V/3A 输出”的完整板卡，结构收敛，适合不折腾库文件、直接出 Gerber 送打样的场景。方案 2 则是以UC3843.PrjPcb为工程入口，旁边挂着UC3843.SchDoc、UC3843.PcbDoc、UC3843.PcbDoc.htm以及自建的PcbLib1.PcbLib、Schlib1.SchLib，这是典型的“参考设计 + 自建库”组合，适合拿到手后换封装、换器件，或者把里面的封装逐步吸收到自己的元件库里。
方案 2 里的UC3843.PcbDoc.htm值得单独拿出来说。Altium 导出 PCB 的 HTML 报告会列出封装、网络、坐标和设计规则检查摘要，批量打样前可以用它核对网络连接是否和原理图一致。复刻别人工程时经常遇到原理图 Designator 对不上 PCB 封装的情况，实际做法是先把.PcbDoc.htm打开，对照报告里的 missing footprint 和 duplicate designator 栏目清理一遍，再进 PCB 编辑器继续干活。
2.2 反激式是 24V/3A 这个功率段的常规解法
24V/3A 意味着 72W 输出，用反激拓扑是功耗、体积、成本三者的稳定平衡点。反激变压器兼具储能和隔离功能，次级侧不需要额外的滤波电感，整个功率级只需要一个开关管、一个变压器、一个输出整流管，器件数量少，BOM 成本低，这对产品化非常友好。
反激式在这个功率级通常工作在电流连续模式或临界连续模式附近。CCM 下输出二极管电流是连续的，输出纹波更小，变压器磁芯利用率也更高，但会带来零点问题，需要反馈环留足相位裕度。DCM 则二极管电流存在断续段，纹波偏大，但控制环更容易设计。实际工程里固定频率 78kHz 左右、满载时处于 CCM 边界的设计最省事，动态响应和纹波都能兼顾。把功率往上推到 120W 以上时，反激变压器的磁芯利用率劣势才逐渐明显，那时候才需要考虑正激或 LLC，72W 这个规格完全没必要上更复杂的拓扑。
2.3 UC3843 和 UC3842/UC3845 的真正边界
UC3842、UC3843、UC3844、UC3845 四颗芯片引脚兼容，但启动阈值和最大占空比不同。选型时真正要对比的是下面这张表：
| 型号 | 启动阈值 VCC(on) | 关断阈值 VCC(off) | 最大占空比 |
|---|---|---|---|
| UC3842 | 16V | 10V | 约 50% |
| UC3843 | 8.5V | 7.6V | 接近 100% |
| UC3844 | 16V | 10V | 约 50% |
| UC3845 | 8.5V | 7.6V | 约 50% |
这套方案里选 UC3843，逻辑很清楚：输出固定为 24V，输入整流后的直流母线会随市电波动，如果电压跌落较多，CCM 模式下需要更大的占空比才能维持输出。UC3842 和 UC3844 的 50% 占空比上限会限制低压输入时的功率传输能力，而 UC3843 可以跑到接近 100% 占空比，留出更多工作余量。另外 UC3843 的启动阈值只有 8.5V，启动电阻取高阻值时，VCC 电容充电到启动点的时间可以压缩，这对手持 T12 焊台那种“插电就要立刻能加热”的使用习惯很友好。
3. 原理图设计：UC3843 外围与反馈回路的参数计算
3.1 引脚功能与主回路连接方式
反激电源的功率路径是：市电整流滤波得到直流母线，经变压器初级到 MOS 管漏极，UC3843 的 OUT 引脚驱动 MOS 管栅极。打开方案 2 的原理图后，建议按照 UC3843 各引脚的功能去逐一核对网络连接：
| 引脚号 | 引脚名 | 该连到哪里 | 常见错误 |
|---|---|---|---|
| 1 | COMP | 经光耦集电极下拉，或接 RC 补偿网络 | 悬空导致占空比异常 |
| 2 | VFB | 不使用时可接地，避免噪声耦合 | 悬空时内部放大器输出不定 |
| 3 | ISENSE | 电流采样电阻上端，经 RC 滤波后接入 | 走线过长引入地噪声 |
| 4 | RT/CT | 定时电阻到 VREF，定时电容到地 | 电容位置离引脚过远 |
| 5 | GND | 芯片地，单点回到输入电容负极 | 和功率地共用走线铜皮 |
| 6 | OUT | 经栅极电阻接 MOS 管栅极 | 栅极回路包围面积过大 |
| 7 | VCC | 启动电阻供电，并联 10-47uF 电容 | 电容离引脚太远 |
| 8 | VREF | 5V 基准，给 RT 供电 | 负载超过 50mA |
COMP 和 VFB 的接法是这套原理图里最容易出歧义的地方。UC3843 内部有一个带宽 1MHz 的误差放大器，如果不用 VFB 引脚做传统电压反馈，而直接把光耦输出接到 COMP 引脚，等于绕过内部运放的反馈网络，用外部光耦电流直接控制占空比。这种接法在 UC3842 系列反激电源里很常见，优点是环路响应快，缺点是 COMP 引脚噪声容限低，PCB 上从光耦到 COMP 的走线要尽量短，最好沿线加一个小对地电容。
3.2 振荡频率与电流采样参数
RT/CT 引脚的振荡频率由公式 f = 1.72 / (RT × CT) 决定。频率选择影响变压器体积和开关损耗，通用电源通常把频率压在 70-100kHz 之间，既能让磁芯尺寸适中，又不会让 MOS 管开关损耗过大。
# 根据芯片手册频率公式反推 RT/CT 取值 f_target = 78e3 # 目标频率 78kHz K_uc3843 = 1.72 # 手册给出的系数 for RT in [8.2e3, 10e3, 12e3]: CT = K_uc3843 / (RT * f_target) print(f"RT={RT/1e3:5.1f}kΩ -> CT={CT*1e9:5.2f}nF") # 输出结果： # RT= 8.2kΩ -> CT=2.69nF，实际取 2.7nF # RT=10.0kΩ -> CT=2.21nF，实际取 2.2nF # RT=12.0kΩ -> CT=1.84nF，实际取 1.8nF这段脚本只是把频率公式反转成元件值，实际画原理图时建议 RT 取 10kΩ、CT 取 2.2nF 的组合。把频率调高可以缩小变压器，但输出整流二极管的反向恢复损耗会同比上升，MOS 管发热也更集中，不值得为了省一点磁芯钱去牺牲稳定性。
电流采样引脚 3 的阈值电压是 1V，这意味着采样电阻 Rcs 的阻值直接决定峰值电流限幅点。若设计峰值电流 1.6A，Rcs 可以按 1V / 1.6A 取 0.62Ω，实际选用 0.56-0.68Ω 的标准阻值，注意功率余量要按 I²R 的二倍计算，多用两颗并联分摊热量。ISENSE 引脚前的那级 RC 滤波器，常见取值是 1kΩ + 1nF，位置必须靠近芯片引脚而不是靠近采样电阻，这样滤除的是引脚上的高频噪声，而不是拦截采样信号本身的带宽。
3.3 隔离反馈：TL431 加光耦把真实电压送回 COMP
T12 焊台的 24V 输出侧和市电侧之间必须做电气隔离，所以反馈环路要用 TL431 加线性光耦跨过隔离带。TL431 的参考端接 24V 输出分压电阻，阴极串光耦 LED 再回到输出正极。当输出电压高于 24V 时，TL431 阴极拉低，光耦 LED 电流增大，次级光耦晶体管把 COMP 电位拉低，UC3843 占空比减小，输出电压回落，形成闭环。
# 反馈分压电阻与光耦限流电阻估算 Vout = 24.0 # 目标输出电压 Vref_tl = 2.5 # TL431 基准电压 I_led = 0.003 # 光耦 LED 工作电流 3mA R_low = 4.7e3 # 下分压电阻先取 4.7k R_high = (Vout / Vref_tl - 1) * R_low R_led = (Vout - Vref_tl) / I_led print(f"上分压电阻 R_high ≈ {R_high/1e3:.1f}kΩ，实际取 39k 或 43k") print(f"光耦限流电阻 R_led ≈ {R_led/1e3:.1f}kΩ，实际取 6.8k 或 7.5k")输出分压电阻的取值会影响整个环路增益。上分压取 39-43kΩ、下分压取 4.7kΩ 是通用电源里的常见配置，TL431 阴极电流约 3-5mA 即可维持稳定。光耦限流电阻不能取太大，否则高温时光耦 CTR 下降，LED 电流不足会导致输出电压失控，一般线路上再并联一个 1nF 电容跨在 TL431 阴极和参考端之间做相位补偿。
3.4 变压器匝比、反射电压与 RCD 吸收
变压器参数是整套原理图的核心，拆解方案 2 的图纸时至少要把这几个量在纸上算一遍：峰值电流、匝比、反射电压、MOS 管耐压余量。
# 反激变压器匝比与峰值电流估算 Pout = 72.0 # 输出功率 24V*3A eff = 0.85 # 预估效率 Vdc_min = 265.0 # 220V 交流整流滤波后最低直流电压约 265V D_max = 0.40 # 设计最大占空比，留足负载跃变余量 Vout = 24.0 Vf = 0.7 # 输出二极管正向压降 I_peak = 2 * Pout / (eff * Vdc_min * D_max) Vr = D_max / (1 - D_max) * Vdc_min Np_Ns = Vr / (Vout + Vf) print(f"峰值电流 I_peak ≈ {I_peak:.2f}A") print(f"反射电压 Vr ≈ {Vr:.0f}V") print(f"初/次级匝比 Np:Ns ≈ {Np_Ns:.1f}:1")这个脚本算出来的峰值电流约 1.6A，反射电压约 176V，但这个反射电压偏高了，会压掉 MOS 管的耐压余量。实际设计往往把 D_max 控制在 0.4 以内，再通过降低反射电压到 100V 附近来换取 Vds 尖峰裕量，合用的初级对次级匝比大约落在 3.5-4.5 之间。次级绕组取 9-12 匝时，初级大约 40-45 匝，辅助绕组为 UC3843 供电，取 10-12 匝比较稳妥。
漏感造成的尖峰由 RCD 吸收电路处理。吸收电阻常见的取值是 100k-220kΩ/2W，吸收电容 10nF/1kV，二极管用快恢复或超快恢复。判断吸收是否合理的办法是看满载时 MOS 管 Vds 波形，残压尖峰被削平且吸收电阻不发烫，就说明参数合适。吸收电阻发热厉害通常是阻值偏大或电容偏小，漏感能量来不及泄放。
4. PCB 布局布线：反激电源的走线要求与打样前检查
4.1 安全间距是送打样前第一个要过的 DRC 门槛
反激电源带 220V 市电，初级侧和次级侧之间属于隔离区域，不能按普通信号板的 6mil 间距去布。参考 IEC 60950 和国内安规的通用工程要求，240V 工作电压下要留足爬电距离和电气间隙。下面这组数值可以直接写进 Altium 的 Clearance 规则里：
| 区域 | 最小间距 | 说明 |
|---|---|---|
| 市电 L-N 之间 | 2.0mm | 整流前区域 |
| 直流母线正负之间 | 1.5mm | 整流滤波后，仍属高压 |
| 初级高压走线与初级地 | 1.0mm | 功能绝缘 |
| 初级侧与次级侧 | 6.4mm | 加强绝缘，开槽可辅助 |
| 初级侧与板边 | 6.0mm | 防止人工接触 |
| 次级侧 24V 走线之间 | 0.3mm | 低电压区，不用刻意放大 |
实际打样时板厂通常会把不合规间距作为 DRV 错误退回来。如果空间实在紧张，可以考虑在初级次级之间开一条 1mm 宽的槽，物理上延长爬电路径，这是小功率反激电源板常见的处理方式。
4.2 初级侧地的接线顺序决定 ISENSE 是否可信
反激电源的地分为三类：输入电容负极、MOS 管源极电流采样电阻下端、UC3843 芯片地。这三者之间最容易出问题的是芯片地和功率地共用了一大段铜皮。当 MOS 管开关大电流流过这段地铜皮时，地电位被抬高，ISENSE 引脚会检测到叠加的地噪声，原本设定 1V 的电流限幅点实际漂移可达 20%-30%，满载时 MOS 管会提前关断，输出功率跟着缩水。
我一般会这样处理三类地：输入电容负极作为星形接地点，UC3843 GND 单独走一条信号地回到星形点，Rcs 下端直接靠近星形点落铜。输出侧地和初级侧地之间不共地，只通过 Y 电容做高频回路。好的布局结果是功率回路呈闭环且面积小，芯片地不与功率回路交叠。
4.3 栅极驱动回路和采样走线的开尔文接法
MOS 管栅极驱动回路要短，栅极电阻位置必须紧靠 MOS 管栅极引脚，从 UC3843 OUT 到栅极电阻再到 MOS 管栅极的走线尽量控制在 30mm 以内，而且回程走线不能与功率回路平行过长，否则容易把 OUT 引脚上的信号拉坏。
电流采样电阻的走线建议采用开尔文接法：采样电阻上端引两根线，一根进 RC 滤波后到 ISENSE，另一根接到 MOS 源极功率走线，两根线只在采样电阻焊盘处相交。这样流过 Rcs 的大电流本身不再经过 ISENSE 引脚处的铜皮，电压降就更干净。
电源板的大电流走线宽度可以按 IPC-2221 的经验公式估算，用下面的脚本直接把铜厚、温升和电流换算成线宽：
# IPC-2221 外层走线宽度估算，输入电流和温升，输出线宽 def trace_width_mm(current_a, temp_rise=20, copper_oz=1.0): thickness_mil = copper_oz * 1.378 # 1oz 铜厚 1.378mil area_mil2 = (current_a / (0.048 * temp_rise ** 0.44)) ** (1 / 0.725) width_mil = area_mil2 / thickness_mil return width_mil * 0.0254 # mil 转 mm for amp in [1.6, 3.0, 4.5]: w = trace_width_mm(amp) print(f"{amp}A 时需要外层走线约 {w:.2f}mm")1oz 铜厚、温升 20°C 时，3A 电流大约需要 0.9-1.2mm 线宽，但反激电源的初级母线电流含有较高脉动成分，我通常会按计算值的 1.5-2 倍放宽，或者直接铺铜处理。输出 24V/3A 这一侧同理，建议宽度不低于 1.5mm，走线散热条件不好的区域再加绿油开窗镀锡。
4.4 AD20 里 DRC 检查和 Gerber 输出的顺序
在 AD20 里跑 DRC 之前，先把规则表换成与 4.1 节一致的 Clearance 规则，然后逐项检查同网络间距、线宽限值、过孔外径与钻孔比例。反激电源板最容易出现的问题是铺铜时的隔离间距沿用了默认规则，高压区安全间距实际并不生效，这类问题在 DRC 结果里直接表现为“Clearance Constraint Violation”，但位置可能分散在几十处，需要逐个确认，不要一键全部忽略。
Gerber 输出建议按下面这组命名与板厂约定，避免出现“文件对不上工艺说明”的局面：
# 常规双面板 Gerber 文件与层含义（Altium 输出后检查命名） GTL → 顶层铜 GBL → 底层铜 GTO → 顶层丝印 GBO → 底层丝印 GTS → 顶层阻焊 GBS → 底层阻焊 TXT → 钻孔文件（NC Drill）有些板厂要求顶层底层阻焊各出一个文件，也有的要求把钻孔文件合并进 Gerber，下单前直接看板厂上传系统的要求，按它的命名清单批量重命名。打包成一个压缩包再下单，避免漏传。
4.5 丝印模糊和过孔开的实用处理
丝印模糊是打样常见问题，根源多半是 AD 里把丝印字体设置成了 TrueType，且字符尺寸被迫缩得很小。解决方法是选中丝印文本，在 PCB 属性面板里把字体类型改为 Stroke，线宽设置为 5-6mil，再重新生成一次顶层丝印。笔画字体不会因为板厂字体库缺失而变形，兼容性比 TrueType 好得多。
过孔开窗那块，反激电源高压侧的过孔建议不开窗，避免打样时内部孔铜残留药水导致绝缘距离下降。24V 输出侧的过孔可以根据负载电流适当加大外径，保证电流密度不超过 20A/mm²，否则过孔会成为整板最热的位置。
5. 实测验证：从空载到 T12 烙铁头的动态响应
5.1 上电前用万用表做三项检查
第一项测输入 L-N 之间电阻，不能为零；第二项测 24V 输出端电阻，对地不能短路；第三项测变压器初级和次级之间的绝缘电阻，至少百兆欧级别。第一轮上电建议在输入端串一个 40W 白炽灯泡，如果电路有短路，灯泡会常亮而不是闪一下，这比直接炸 MOS 管便宜得多。
5.2 空载与轻载时的关键波形
空载和 1A 轻载时，MOS 管 Vds 波形最高点就是漏感振铃尖峰。把示波器探头接在 MOS 管漏极与源极之间，观察尖峰高度是否接近 MOS 管耐压的 80%。峰值超过预算就调整 RCD 吸收，优先减小吸收电阻而不是加大电容。UC3843 的 VCC 波形也要看，正常应该在 8.5V 到 15V 之间起伏，出现持续抖动说明辅助绕组供电能力不足。
5.3 接 T12 烙铁头的动态响应验证
接上 T12 控制板和烙铁头，从冷态触发加热，用示波器抓 24V 输出端的跌落深度。冷态烙铁头电阻约 8Ω，加热瞬间能拉到近 3A，从空载切换过去时输出跌落应控制在 1.5V 以内，并在几十毫秒内恢复。如果跌落幅度过大，优先查输出电解电容容量和 COMP 端的补偿参数，而非盲目加电容。
5.4 常见故障的定位顺序
遇到打嗝保护，先看 UC3843 VCC 是否在启停阈值之间反复跳动，这种情况光耦反馈断路的概率最高，把光耦集电极到 COMP 的路径从头到尾走一遍。遇到启动困难，检查启动电阻阻值和 VCC 电容是否匹配，启动电阻过大或电容过大都会拉长启动时间。遇到 MOS 管炸机，则优先看 Vds 尖峰是否超耐压，以及 RCD 吸收电阻的功率余量是否足够。整套流程下来，再回去核对原理图和 PCB 差异，基本就能把问题收敛到一两个元件上。
本文还有配套的精品资源，点击获取
