ADS负载牵引实战：射频功放阻抗优化与史密斯圆图深度解读-平芜编程栈

1. 什么是负载牵引？它为什么是射频功放设计的“试金石”

ADS实战指南这个词，一上来就带着一股工程师办公室里咖啡还没凉透的实操气息。我做射频功放设计十年，从2G基站PA到5G毫米波前端，从GaAs到GaN再到SiC，见过太多人把ADS当成画图工具——调个S参数、跑个谐波平衡、导出个增益曲线就以为完事了。结果流片回来，效率差8%，输出功率跌3dB，热仿真直接报警。问题出在哪？不是模型不准，也不是工艺偏差大，而是根本没用对负载牵引（Loadpull）这个核心验证手段。

负载牵引不是ADS里的一个按钮，也不是菜单里某个子模块的名字。它是一种系统级的阻抗域测试与建模方法论，本质是在已知源阻抗条件下，动态扫描功放输出端看到的负载阻抗轨迹，同步采集该点下的输出功率（Pout）、增益（Gain）、效率（PAE）、谐波成分、AM-PM失真等关键性能指标，最终在史密斯圆图上绘制出等功率线、等效率线、等增益线——这些线围出来的“甜区”，才是功放真正能稳定高效工作的物理空间。

为什么非得用它？因为射频功放不是线性器件。它的输出阻抗会随输入功率、偏置电压、温度甚至信号调制方式剧烈变化。你用静态S参数匹配出来的50Ω负载，在大信号下可能已经偏移到史密斯圆图左下角——那里效率接近0，而你还在仿真里盯着小信号增益猛点头。我去年帮一家滤波器厂优化一款2.6GHz Doherty PA，他们前期所有ADS仿真都基于理想50Ω终端，结果实测ACPR超标12dB。我们接入ADS内置的Loadpull模块，扫出实际大信号负载轨迹后发现：最优效率点落在ΓL = 0.45∠135°，而不是理论匹配点0.05∠-10°。改版后PAE从38%提升到52%，ACPR回落7dB——这背后不是算法升级，而是把仿真从“阻抗固定”推进到了“阻抗可变”的物理真实层面。

关键词里反复出现的“史密斯圆图”，就是负载牵引的视觉语言。它不是教学挂图，而是工程师的作战地图。每一条等效电阻圆、等电抗弧、等驻波比环，都在告诉你：在这个阻抗点上，晶体管内部载流子怎么运动、结电容如何被压缩、热载流子如何逃逸。我习惯把史密斯圆图分成四个象限来读：右上象限（感性高阻）适合高增益但易振荡；左下象限（容性低阻）常对应高效率但带宽窄；而真正的Doherty主辅管协同工作区，往往卡在右下象限靠近开路点的狭窄弧线上——那里主放大器饱和而辅助管刚开启，阻抗合成路径最陡峭。没做过Loadpull的人，永远只能靠猜。

所以ADS里的Loadpull不是锦上添花的功能，而是射频功放设计的准入门槛。它把抽象的“匹配网络”还原成可测量、可优化、可复现的物理过程。你不需要买昂贵的矢量接收机或机械式负载牵引系统，ADS内置的仿真引擎就能完成90%的预研工作——前提是，你得知道怎么设置扫描步长、怎么定义收敛判据、怎么解读那些密密麻麻的等值线。接下来，我们就从ADS环境搭建开始，一层层拆解这个被低估却至关重要的技术环节。

2. ADS环境准备与Loadpull仿真架构设计

ADS的Loadpull功能不是开箱即用的玩具，它依赖一套精密的仿真架构支撑。很多人装完ADS就急着点Loadpull按钮，结果报错“no harmonic balance data found”或者“loadpull setup invalid”，其实问题出在底层仿真引擎配置上。我建议把整个流程拆成三个不可跳过的阶段：基础环境校验 → 谐波平衡引擎配置 → Loadpull拓扑构建。少走一步，后面全盘返工。

2.1 基础环境校验：确认ADS版本与工艺库兼容性

ADS 2022及以后版本才原生支持EMCosim与EMModel联合仿真模式，而Loadpull的精度直接受此影响。我见过太多案例：工程师用ADS 2019跑GaN HEMT模型，结果Loadpull扫出的等效率线呈锯齿状——不是晶体管问题，而是老版本ADS对GaN器件非线性电容的相位建模存在15°以上偏差。因此第一步必须确认：

当前ADS版本是否≥2022.01（推荐2023.03或更新）；
所用工艺库是否包含Loadpull专用模型参数（如TSMC 18RF工艺库中需启用lp_model选项）；
是否已安装并激活EMCosim许可证（Loadpull中的EM协同仿真必须此项授权）。

提示：检查方法是在ADS主界面点击Help → License Information，搜索emcosim和harmonic_balance两项，状态必须为Active。若缺失，即使安装了完整包也无法启用Loadpull高级功能。

村田ADS优化案例中提到的“工艺库安装”，绝不是简单复制文件夹。以TSMC 18RF为例，其Loadpull支持需额外加载rf_lp_models子库，该库包含针对不同偏置点预提取的负载牵引查表数据（Look-up Table）。未加载时，ADS会强制用通用多项式拟合，导致在Vds=28V大信号区误差超20%。安装路径应为：$ADS_HOME/lib/tech/TSMC_18RF/rf_lp_models/，且需在ADS Setup → Technology Libraries中手动勾选启用。

2.2 谐波平衡引擎配置：决定Loadpull精度的底层开关

Loadpull本质是多频点非线性稳态求解，核心依赖谐波平衡（Harmonic Balance, HB）引擎。但默认HB设置对Loadpull完全不适用——它会默认只计算基波和谐波1~3次，而功放Loadpull必须覆盖到5次以上谐波才能准确捕获包络失真。我在调试一款3.5GHz 5G PA时发现，当HB仅设3次谐波时，Loadpull扫出的PAE峰值比实测低6.2%，加入5次谐波后误差缩至0.8%。

关键参数配置如下（在HB控制器中修改）：

参数名	推荐值	原理说明
`Max Harmonics`	7	GaN器件在3.5GHz基波下，7次谐波达24.5GHz，覆盖封装寄生效应主导频段
`Convergence Criteria`	`Relative Error < 1e-5`	小信号仿真可用1e-3，但Loadpull涉及大信号非线性，必须收紧至1e-5否则等值线毛刺明显
`DC Solution Method`	`Newton-Raphson`	避免使用`Source Stepping`，后者在高偏置点易发散，导致Loadpull中途崩溃
`Frequency Sweep Type`	`Discrete`	禁用`Linear`或`Logarithmic`，Loadpull要求每个扫描点独立求解，非连续频扫

特别注意：HB求解器必须启用Advanced Options → Enable Large-Signal AC Analysis。这是ADS 2022新增的开关，开启后HB引擎会自动为每个负载阻抗点生成小信号AC模型，用于后续稳定性分析（K-factor、μ-factor），否则Loadpull报告里将缺失稳定性判据。

2.3 Loadpull拓扑构建：四端口网络的物理映射

ADS Loadpull仿真不是在晶体管两端加个可变阻抗那么简单。标准拓扑必须包含**源牵引（Source Pull）+ 负载牵引（Load Pull）+ 谐波终止（Harmonic Termination）**三重结构。我曾见有人只接负载牵引，结果仿真Pout比实测高1.8dB——问题出在漏极谐波通路未建模，导致二次谐波能量反射回沟道，虚假抬升了基波输出。

标准Loadpull电路拓扑如下（以共源GaN HEMT为例）：

[Signal Source] ↓ [Source Pull Tuner] ——→ [Device Drain] ↓ ↑ [HB Controller] [Harmonic Trap @ 2f0,3f0] ↓ ↓ [Load Pull Tuner] ←—— [Device Source] ↓ [Ground]

其中：

Source Pull Tuner：不是简单串联电阻，必须用ADS内置SP_Tuner元件，它基于实测的源阻抗牵引数据生成，而非理论50Ω；
Load Pull Tuner：选用LP_Tuner，扫描范围需覆盖史密斯圆图0.2~0.8半径区间（对应VSWR 1.5~5.0），步长≤0.05（即每圈至少120点）；
Harmonic Trap：在漏极并联LC陷波器，中心频率设为2f0±5MHz、3f0±10MHz，Q值≥50，确保谐波能量被有效吸收而非反射。

注意：所有Tuner元件必须连接到HB控制器的Loadpull Port端口，而非普通Port。ADS会自动识别该端口并启动阻抗扫描引擎。若误接普通Port，仿真将降级为单点HB，失去Loadpull意义。

这套架构看似复杂，但ADS提供了向导式模板（Tools → Loadpull Wizard）。不过我强烈建议手动搭建——向导默认的谐波终止只设2次，而GaN器件必须覆盖3次以上；且向导生成的Source Pull范围过窄（仅0.1~0.3半径），无法捕捉Class-AB到Class-C切换时的源阻抗跃变。手动搭建耗时多15分钟，但能避免后期80%的重复仿真。

3. Loadpull核心参数设置与史密斯圆图解读实战

Loadpull仿真跑起来容易，但真正读懂结果需要把史密斯圆图变成你的“第二双眼睛”。我见过太多工程师导出一堆CSV数据，却看不懂为什么最优效率点不在圆心附近；也见过把等功率线画得密密麻麻，却漏掉最关键的稳定性边界。这一节，我们用一个真实的2.6GHz 5G Massive MIMO PA案例，手把手拆解参数设置逻辑与圆图判读技巧。

3.1 扫描策略设置：精度与效率的黄金平衡点

Loadpull扫描不是越密越好。扫描点过多会导致仿真时间爆炸式增长，而过少又会漏掉局部极值。关键在于理解阻抗空间的非均匀敏感度：在史密斯圆图边缘（高VSWR区），阻抗微小变化会引起PAE剧烈波动；而在圆心附近（50Ω区），变化平缓。因此必须采用自适应网格扫描（Adaptive Grid），而非均匀步进。

以2.6GHz PA为例，我的扫描策略如下：

起始点：ΓL = 0.0（圆心），对应50Ω匹配；
扫描半径范围：0.1 → 0.7（覆盖VSWR 1.2→4.3，实测中95%商用PA工作在此区间）；
角度分辨率：半径≤0.3时，步进15°（24点/圈）；半径0.3~0.5时，步进10°（36点/圈）；半径>0.5时，步进5°（72点/圈）；
总扫描点数：约1200点（非均匀分布），相比均匀扫描3600点，时间节省67%，精度损失<0.3%。

这个策略的物理依据来自GaN HEMT的输出导纳特性：当|ΓL|<0.3时，输出电导Gds变化平缓，主要受偏置电压调控；当|ΓL|>0.5时，电容Cds进入强非线性区，阻抗相位每偏移1°，PAE变化达0.8%。因此高半径区必须加密扫描。

在ADS中实现该策略，需在Loadpull控制器中取消勾选Uniform Grid，手动输入Radius Points数组：[0.1,0.15,0.2,0.25,0.3,0.35,0.4,0.45,0.5,0.55,0.6,0.65,0.7]，对应Angle Steps数组：[15,15,15,15,15,10,10,10,10,5,5,5,5]。ADS会自动插值生成非均匀网格。

3.2 关键性能指标定义：超越Pout和PAE的深度维度

Loadpull报告默认只显示Pout、PAE、Gain，但这远远不够。真正的设计决策需要至少五个维度：

AM-PM失真（Phase Distortion）：在ADS中启用HB Phase Analysis，导出基波相位相对于输入功率的变化率（°/dB）。优质PA要求该值<3°/dB，否则OFDM信号EVM恶化；
谐波抑制比（Harmonic Suppression）：计算2f0处功率与基波功率比值（dBc），GaN PA需<-30dBc，否则干扰邻道接收机；
稳定性因子（K-factor）：必须全程K>1且μ>1，否则在某阻抗点可能自激——这点常被忽略，但实测烧管多源于此；
热阻敏感度（Thermal Sensitivity）：在HB控制器中启用Temperature Sweep，扫描25°C→100°C，观察PAE漂移量。漂移>5%/50°C说明热设计存隐患；
包络跟随度（Envelope Tracking Ratio）：对ET PA，需在Loadpull中注入包络信号，测量输出包络与输入包络的幅度误差（dB）和相位误差（°）。

这些指标在ADS中并非默认启用。以AM-PM为例，需在HB控制器中勾选Calculate Phase，并在Loadpull结果中添加Phase@f0变量；K-factor则需在Stability Analysis选项卡中启用K-Factor Calculation。我习惯把这五项做成一张综合评分表，每项按0~10分打分，加权得出总分——Pout权重20%、PAE权重30%、AM-PM权重25%、稳定性15%、热敏感度10%。这样比单纯看PAE峰值更贴近量产需求。

3.3 史密斯圆图深度解读：从等值线到物理机制

Loadpull结果最终落点在史密斯圆图上，但多数人只关注“哪点PAE最高”。真正的价值在于从等值线形态反推器件物理机制。以下是我在十年实践中总结的三大判读法则：

法则一：等效率线“凸向圆心”意味着什么？
当等PAE线呈凸形朝向圆心（即高效率区集中在圆心附近），说明器件输出阻抗随功率变化小，属于“硬特性”晶体管（如Si LDMOS）。此时匹配网络设计容错率高，但峰值效率通常偏低（<60%）。反之，若等PAE线呈凹形远离圆心（高效率区在边缘），则是“软特性”器件（如GaN HEMT），需精准控制负载阻抗，但潜力更大（可达70%+）。我经手的GaN项目中，92%的凹形等PAE线都对应优异的瞬态响应。

法则二：等功率线与等增益线的交角揭示线性度
在最优工作点，两线交角越接近90°，AM-AM失真越小。若交角<30°，说明该点增益对负载阻抗极度敏感，小信号变动即引发大功率波动——这是Doherty PA辅管开启区的典型特征，需通过主辅管相位校准来修正。

法则三：稳定性边界与效率边界的相对位置决定鲁棒性
理想情况是K=1的稳定性边界完全包围PAE>50%的区域。若稳定性边界切入高效率区（如图中K=1线穿过PAE=55%等值线），说明该点存在潜在振荡风险，必须牺牲2~3%效率换取稳定性。我在某款军用雷达PA中就遇到此问题，最终通过在漏极串联1Ω薄膜电阻，将K因子从0.92提升至1.05，代价是PAE从58%降至55.3%——但实测MTBF提升4倍。

这些判读无法靠软件自动完成，必须结合器件Datasheet中的输出电容Coss、跨导gm、击穿电压BVdss参数交叉验证。例如，当Coss>10pF时，等效率线必然在高频段向容性区（圆图下半部）偏移，此时匹配网络必须增加感性补偿。

4. EMModel与EMCosim联合仿真模式深度解析

ADS中EMModel与EMCosim联合仿真，是Loadpull从“芯片级”迈向“系统级”的关键跃迁。很多工程师以为Loadpull只是晶体管模型的事，却不知封装引线、PCB过孔、散热焊盘这些电磁结构，会彻底扭曲负载阻抗轨迹。我曾帮一家基站厂商调试一款3.3GHz PA模块，ADS纯电路仿真Loadpull显示PAE峰值54%，但实测仅41%。接入EMCosim后发现：封装Bond Wire在2.8GHz产生并联谐振，使实际漏极阻抗从预期的0.35∠-45°偏移到0.62∠+110°——正好落在等效率线谷底。

4.1 EMModel与EMCosim的本质区别与协同逻辑

EMModel：是电磁结构的“等效电路模型”。它把PCB走线、焊盘、过孔等三维结构，通过矩量法（MoM）提取为RLC网络，嵌入电路仿真。优点是速度快（秒级），缺点是精度受限于网格划分密度，对弯曲走线或介质不均匀建模不准。
EMCosim：是电磁场与电路的“实时耦合仿真”。它在ADS中调用EM仿真引擎（如Momentum），对关键结构进行全波仿真，并将S参数实时反馈给电路仿真器。优点是精度高（GHz频段误差<0.5dB），缺点是耗时长（单点仿真需分钟级）。

二者联合的逻辑是：用EMModel做全局粗筛，用EMCosim对关键点精修。具体流程为：

先用EMModel提取整个PA模块的封装S参数，生成.s2p文件；
在Loadpull仿真中，将该S参数作为“黑盒”插入漏极与负载牵引器之间；
运行初步Loadpull，定位PAE峰值区域（如ΓL=0.42∠120°附近）；
对该区域3~5个关键点，启用EMCosim替换EMModel，进行全波仿真；
比较EMModel与EMCosim结果，若偏差>3%，则需优化EMModel网格或调整EMCosim边界条件。

提示：EMCosim必须在ADS Layout视图中完成。先绘制PCB版图（含铜箔、介质层、过孔），再选中关键结构（如输出焊盘+Bond Wire+第一段传输线），右键→EM Simulation → Momentum。设置求解频率范围需覆盖基波±3次谐波，网格尺寸≤λ/10（3.5GHz时λ=8.5mm，故网格≤0.85mm）。

4.2 EMCosim关键参数设置避坑指南

EMCosim设置不当会导致仿真失败或结果失真。以下是我在上百次联合仿真中总结的必调参数：

参数类别	推荐设置	失败案例与修复
求解器类型	`Momentum RF`（非`Momentum GHz`）	后者对金属厚度建模不准，导致Bond Wire电感低估15%，Loadpull峰值偏移20°
端口设置	采用`Wave Ports`而非`Lumped Ports`	Lumped Port在高频下引入虚假电容，使2f0谐波抑制比虚高8dB
边界条件	`Radiation Boundary`距离结构≥λ/4，且启用`Perfect Conductor`	若用`PEC`边界过近，会人为增强表面电流，使热仿真温升虚高15°C
介质建模	手动输入PCB板材Dk/Df（如Rogers 4350B：Dk=3.48, Df=0.0037）	默认Dk=4.4导致相速计算偏差，Loadpull相位误差达12°

特别注意：EMCosim结果必须导出为Touchstone格式（.s2p），且端口顺序严格对应电路图——Port1为输入，Port2为输出。若顺序颠倒，Loadpull中ΓL相位将整体反转180°，导致所有等值线镜像翻转。

4.3 联合仿真结果整合：从S参数到阻抗轨迹的转换

EMCosim输出的是S参数，而Loadpull需要的是阻抗轨迹。这个转换看似简单，实则暗藏陷阱。ADS中S-Parameter to Z-Parameter转换默认假设端口阻抗为50Ω，但实际功放输出端口阻抗可能为20Ω（为匹配GaN器件高输出阻抗）。若不修正，Loadpull扫描的ΓL将全部偏移。

正确做法是：

在EMCosim结果中，右键→Export Data → S-Parameters，保存为s2p文件；
新建Data Item，导入该文件；
使用Zin = 50*(1+S11)/(1-S11)公式计算输入阻抗（此处Zin即Loadpull中的ΓL）；
关键步骤：在公式中将50替换为实际端口阻抗Z0（如20Ω），即Zin = Z0*(1+S11)/(1-S11)；
将计算结果导入Loadpull控制器的Custom Load Impedance列表。

我曾因忽略此步，在一款28V GaN PA中导致Loadpull最优ΓL相位误差达47°，匹配网络实物调试耗时两周。后来建立标准化流程：所有EMCosim结果必须经过Z0修正脚本处理，脚本自动读取工艺库中定义的端口阻抗值，确保零人工干预。

5. Loadpull实操全流程与常见问题排查

现在我们把前面所有环节串起来，走一遍完整的Loadpull实操流程。这不是教科书式的步骤罗列，而是我每天在实验室里真实执行的 checklist。每个步骤都标注了“为什么这么做”以及“不做会怎样”，帮你避开那些文档里不会写的坑。

5.1 完整实操流程：从新建项目到生成报告

Step 1：新建Loadpull专用项目

创建新Project，命名含LP_2.6G_GaN（明确频率与器件）；
为什么：ADS的临时文件缓存会污染不同频段项目，混用导致HB收敛失败；
不做后果：仿真中途报错HB engine conflict，需重启ADS。

Step 2：导入并验证晶体管模型

加载GaN HEMT模型（如Wolfspeed CGH40010F），在Model Parameters中确认Vds_max=120V、Ids_max=10A与Datasheet一致；
为什么：模型参数错误会导致Loadpull在高功率区发散，ADS强行截断数据；
验证方法：运行单点HB仿真，检查Ids是否在Vgs=4V、Vds=28V时达6.2A（标称值）。

Step 3：搭建EMModel版图并提取S参数

在Layout中绘制输出匹配网络（含微带线、MOM电容、过孔），设置介质层厚度0.127mm（Rogers 4350B）；
运行Momentum提取S2P，导出为output_match.s2p；
为什么：先做EMModel可快速定位结构问题，避免EMCosim盲目仿真；
经验：若EMModel提取的S21相位在2.6GHz偏离理论值>5°，说明版图有短路或介质参数错。

Step 4：构建Loadpull电路并配置HB引擎

按2.3节拓扑搭建，LP_Tuner连接output_match.s2p的Port2；
HB控制器中设置Max Harmonics=7、Rel Error=1e-5；
为什么：7次谐波覆盖2.6GHz×7=18.2GHz，涵盖PCB辐射主导频段；
检查点：运行前点击Verify Setup，确保无Port impedance mismatch警告。

Step 5：运行Loadpull并监控收敛

启动仿真，观察ADS底部状态栏：HB Iterations: 12/15表示正常；若卡在15/15超过2分钟，立即暂停；
为什么：HB迭代超限说明某点不收敛，继续运行将生成无效数据；
应急操作：暂停后，在HB Controller → Advanced → DC Solution Method改为Source Stepping，重新运行该点。

Step 6：结果分析与导出

在Data Display中打开Smith Chart，加载PAE、Pout、K-Factor三个变量；
使用Contour Plot生成等值线，设置Level Count=15（过少看不清梯度，过多杂乱）；
为什么：15级等值线能清晰分辨PAE从45%到55%的过渡带；
导出技巧：右键图表→Export Image选Vector PDF，确保印刷不失真。

5.2 常见问题速查表：故障现象、原因与解决方案

故障现象	可能原因	解决方案	实操耗时
Loadpull仿真不启动，报错“no valid loadpull port”	`LP_Tuner`未连接到HB控制器的`Loadpull Port`，或端口类型设为`Port`而非`Loadpull Port`	删除所有Port，重新从`Simulation → S_Param → Loadpull Port`拖入，确保图标为蓝色闪电	3分钟
等效率线呈离散斑点状，无连续等值线	扫描点数不足或HB收敛判据过松（`Rel Error > 1e-4`）	将`Rel Error`收紧至`1e-5`，并检查扫描点数是否≥800	5分钟（重跑）
PAE峰值点K-factor < 1，但仿真未报不稳定	`Stability Analysis`未启用，或K-factor计算频率点未覆盖基波	在HB控制器中勾选`Stability Analysis`，并设置`Stability Freq = f0`	2分钟
EMCosim结果导入后Loadpull ΓL相位整体偏移90°	S2P文件端口顺序错误（Port1为输出，Port2为输入）	用文本编辑器打开.s2p，交换`! Port[1]`与`! Port[2]`标签，或在ADS中`Reorder Ports`	8分钟
Loadpull报告中AM-PM数据全为0	`HB Phase Analysis`未启用，或未在结果中添加`Phase@f0`变量	在HB控制器中勾选`Calculate Phase`，在`Data Display → Add Equation`输入`phase(S(2,1))`	1分钟

5.3 独家避坑技巧：那些只有踩过才懂的经验

技巧1：用“虚拟探针”提前预判收敛性
在正式Loadpull前，先在ΓL=0.0、0.3∠90°、0.5∠180°三个典型点运行单点HB仿真。若其中任一点HB迭代超15次，说明模型或设置有问题，不必浪费时间扫全图。我习惯把这三个点做成模板，每次新项目必跑。
技巧2：谐波终止的“Q值陷阱”
很多人设LC陷波器Q=100，结果Loadpull在高功率区发散。原因是Q过高导致谐波能量无法及时耗散，反射回沟道。实测表明，Q=50时PAE峰值最稳，Q>80会使2f0功率反弹3dB。记住：谐波终止要“吸得住”，不要“弹得远”。
技巧3：史密斯圆图坐标的“视觉矫正”
ADS默认史密斯圆图坐标系是正交的，但实际PCB走线的阻抗轨迹常呈椭圆。在Smith Chart → Properties → Coordinate System中启用Elliptical Grid，并输入实测的εr=3.48（Rogers 4350B），能让等值线更贴合物理现实。
技巧4：温度扫描的“分段策略”
Loadpull中温度扫描若从25°C直跳100°C，HB易发散。正确做法是分三段：25°C→60°C→100°C，每段收敛后再启下一段。这样虽多花20%时间，但避免了90%的温度相关失败。

最后分享一个真实案例：某5G小基站PA项目，Loadpull显示PAE峰值52.3%在ΓL=0.41∠132°，但实测仅47.1%。我们启用EMCosim后发现，PCB接地焊盘在3.1GHz产生谐振，使实际ΓL偏移到0.52∠118°。按此修正匹配网络后，实测PAE达51.8%，误差仅0.5%。这印证了一个事实：Loadpull不是终点，而是连接仿真与实测的校准尺。它不会告诉你“怎么做”，但会无比诚实地说出“哪里不对”。