1. 放大器设计100问：从入门到进阶的完整拆解
1.1 为什么“100问”值得认真对待
“大牛工程师要知道的放大器设计100问”这个标题，第一次看到的时候我就觉得很有意思。它不像那些“从零开始学运放”或者“放大器设计指南”之类的标题那么泛，而是用“100问”这种形式，把放大器设计里那些真正让人头疼、真正需要经验判断的点，一个一个拎出来。说白了，能问出好问题的人，往往才是真正做过项目的人。
我自己做模拟电路设计十几年，从最早的音频功放，到后来的传感器信号调理，再到高速ADC前端驱动，踩过的坑可以说数不胜数。很多时候，教科书上写得清清楚楚的公式，到了实际PCB上就是另一回事。比如运放的增益带宽积（GBW）理论计算明明够用，但实际电路就是振荡；比如ADC采样出来的数据总是有毛刺，查了半天发现是地弹噪声在作怪。这些问题，你在任何一本教材里都找不到直接答案，只能靠一次次调试、一次次失败慢慢积累。
这篇文章，我就围绕“放大器设计100问”这个核心，把放大器设计中最关键、最容易出问题的环节拆开来讲。不管你是刚入行的硬件工程师，还是做了几年想系统梳理一遍的老手，我相信都能从中找到对自己有用的东西。我会从运放的基础选型讲起，一路覆盖噪声分析、PCB布局、ADC接口、经典电路拓扑，最后落到实际调试中那些“只有做过才知道”的经验上。全文没有废话，每一段都是可以直接拿去用的干货。
1.2 这篇文章适合谁看
先说清楚定位。如果你是完全没接触过运放的小白，这篇文章可能会有点吃力，因为我不会从“什么是运放”开始讲。但如果你已经用过运放，画过PCB，调过电路，只是觉得自己的知识体系比较零散，遇到问题只能靠试，那这篇文章就是为你准备的。我会把那些散落在各个项目里的经验点串起来，形成一个完整的知识框架。
另外，如果你正在准备面试，尤其是模拟电路方向或者硬件工程师岗位，这里面的很多问题都是面试官喜欢问的。比如“运放的GBW和压摆率有什么区别”、“为什么仪表放大器要单电源供电”、“差动放大器和差分放大器是不是一回事”，这些问题看似基础，但能答好的人真不多。
2. 运放选型的核心逻辑：不是参数越高越好
2.1 运放关键参数的实际意义
选运放这件事，很多新手容易陷入一个误区：打开选型手册，按参数排序，挑GBW最大、噪声最低、失调电压最小的那个。结果电路做出来，要么成本高得离谱，要么根本不稳定。运放选型的核心逻辑，不是找“最好的”，而是找“最合适的”。
先说说几个最关键的参数。增益带宽积（GBW）这个参数，很多人只知道“增益×带宽=常数”，但实际用的时候，你要考虑的是闭环增益下的实际带宽。比如你做一个100倍放大的电路，运放GBW是1MHz，那闭环带宽就只有10kHz。如果你要处理的信号有20kHz的分量，这个运放就不够用了。但反过来，GBW也不是越大越好，GBW大的运放往往功耗也大，而且更容易在高频段引入不稳定。
压摆率（Slew Rate）是另一个容易被忽略的参数。它决定的是运放输出端电压变化的最大速度，单位通常是V/μs。这个参数在大信号处理时特别重要。比如你做一个方波放大电路，输出要跳变10V，运放压摆率只有1V/μs，那跳变时间就要10μs。如果信号频率是100kHz，周期才10μs，输出根本跟不上。很多新手调电路时发现方波变成了三角波，第一反应是带宽不够，其实往往是压摆率不够。
输入失调电压（Vos）和温漂，这两个参数在精密测量里是致命的。失调电压可以调零，但温漂很难补偿。如果你做的是传感器信号调理，传感器输出可能只有几毫伏，运放失调电压如果达到几个毫伏，那信号就被淹没了。这时候就要选精密运放，比如OPA333、AD8628这类斩波稳零运放，失调电压在微伏级别。
噪声这个参数更复杂，后面我会单独用一节来讲。这里先记住一个原则：运放的电压噪声和电流噪声要结合你的源阻抗来看。源阻抗高的时候，电流噪声的影响会放大；源阻抗低的时候，电压噪声是主要贡献。
2.2 不同应用场景的选型策略
选运放一定要先明确应用场景。我一般把应用分成几大类：精密直流放大、音频信号处理、高速信号调理、功率驱动。每一类的选型侧重点完全不同。
精密直流放大，比如电子秤、热电偶、应变片这些，核心诉求是低失调、低温漂、低噪声。GBW不需要太高，因为信号本身变化很慢。这类应用我通常推荐斩波稳零运放或者零漂移运放，比如TI的OPA333、ADI的AD8628。它们的失调电压在10μV以下，温漂在0.05μV/°C以下，基本可以忽略。但要注意，这类运放的带宽通常不高，OPA333的GBW只有350kHz，所以不适合处理快速信号。
音频信号处理，比如前置放大器、混音器、滤波器，核心诉求是低噪声、低失真、合适的带宽。经典的NE5532就是为音频设计的，噪声密度5nV/√Hz，失真极低，而且价格便宜。但NE5532是双极型输入，输入偏置电流比较大，如果源阻抗高，就会产生额外的噪声。这时候可以考虑JFET输入的运放，比如TL072、OPA2134，输入偏置电流在pA级别。
高速信号调理，比如ADC前端驱动、视频信号放大，核心诉求是高GBW、高压摆率、快速建立时间。这类应用我常用的是电流反馈型运放，比如LM6172、AD8001，或者电压反馈型的高速运放，比如OPA656、LMH6629。但高速运放有个问题：容易振荡。PCB布局稍微不注意，或者反馈电阻选大了，就会自激。这个后面讲PCB的时候会详细说。
功率驱动，比如驱动扬声器、驱动电机、驱动大电容负载，核心诉求是输出电流能力、热稳定性、保护功能。这类应用通常用功率运放，比如LM675、OPA548，或者直接用分立元件搭。功率运放要注意散热，而且要加输出保护电路，防止负载短路烧毁芯片。
2.3 选型时容易踩的坑
第一个坑：只看典型值，不看最小值/最大值。数据手册上的参数通常给的是典型值，但实际生产出来的芯片是有离散性的。比如失调电压，典型值可能是1mV，但最大值可能到5mV。如果你做批量生产，必须按最大值来设计，否则良率会很难看。
第二个坑：忽略共模输入范围。运放的输入端有一个允许的共模电压范围，超出这个范围，运放就不能正常工作了。很多新手做单电源电路时，把输入端直接接地，结果运放输出不正常。因为单电源运放的共模输入范围通常不包括负电源轨（也就是地）。这时候要么用轨到轨输入运放，要么给输入端加偏置。
第三个坑：忽略输出摆幅限制。运放的输出不能完全达到电源轨，通常距离电源轨有0.5V到1.5V的压差。如果你用5V单电源供电，输出最大可能只有3.5V到4.5V。如果后级ADC的参考电压是5V，那你就浪费了一部分动态范围。这时候要么选轨到轨输出运放，要么提高电源电压。
第四个坑：忽略容性负载驱动能力。运放输出直接接电容负载（比如电缆、ADC输入电容）时，很容易振荡。因为电容和运放的输出阻抗形成了一个极点，导致相位裕度下降。解决方法是在输出端串联一个小电阻（通常10Ω到100Ω），或者用专门的容性负载驱动运放。
3. 噪声分析：放大器设计中最容易被低估的环节
3.1 噪声的来源与分类
噪声是放大器设计里最让人头疼的问题，因为它不像增益、带宽那样可以精确计算，很多时候你只能看到结果，找不到原因。放大器的噪声主要来自几个方面：电阻热噪声、运放电压噪声、运放电流噪声、1/f噪声、地弹噪声。
电阻热噪声是物理规律决定的，任何电阻都有。噪声功率谱密度是√(4kTR)，其中k是玻尔兹曼常数，T是绝对温度，R是电阻值。室温下，1kΩ电阻的噪声密度大约是4nV/√Hz。这个数值很关键，因为它决定了你的电路噪声下限。如果你用的电阻很大，比如1MΩ，那噪声密度就是126nV/√Hz，比很多运放本身的噪声都大。所以低噪声设计的第一原则是：尽量用低阻值电阻。
运放电压噪声通常用nV/√Hz表示，比如NE5532是5nV/√Hz，OPA333是55nV/√Hz。注意，OPA333虽然失调电压很低，但噪声并不低。所以精密直流放大和低噪声放大是两回事，选型时要分清楚。
运放电流噪声用pA/√Hz表示，它流过源阻抗时会产生电压噪声。电流噪声乘以源阻抗，就是它贡献的电压噪声。比如一个运放电流噪声是1pA/√Hz，源阻抗是1MΩ，那它贡献的电压噪声就是1μV/√Hz，也就是1000nV/√Hz，远大于运放本身的电压噪声。所以高源阻抗应用必须选低电流噪声运放，通常是JFET输入或CMOS输入运放。
1/f噪声也叫闪烁噪声，特点是低频段噪声密度随频率降低而升高。它的转角频率通常在几十Hz到几kHz之间。如果你做的是低频信号放大，比如心电信号、地震信号，1/f噪声就是主要威胁。斩波稳零运放通过调制和解调，可以把1/f噪声搬移到高频段再滤掉，所以低频噪声极低。
地弹噪声是PCB布局引起的，后面单独讲。
3.2 噪声计算的实际方法
噪声计算听起来很复杂，但实际做的时候，我一般用“噪声预算”的方法。先确定信号带宽，然后计算各噪声源的贡献，最后看总噪声是否满足要求。
举个例子。假设你做一个传感器信号调理电路，传感器输出阻抗是10kΩ，信号带宽是1kHz，要求等效输入噪声小于1μVrms。
第一步，计算电阻热噪声。10kΩ电阻在1kHz带宽内的噪声是√(4kTR×BW)=√(4×1.38e-23×300×10000×1000)=√(1.656e-13)=4.07e-7V=0.407μVrms。注意这里用的是传感器输出阻抗，实际电路中还有反馈电阻等，要一并计算。
第二步，选运放。假设选OPA333，电压噪声密度55nV/√Hz，在1kHz带宽内噪声是55nV×√1000=1.74μVrms。这已经超过要求了。所以OPA333不适合这个应用。
换一个运放，比如AD8628，电压噪声密度22nV/√Hz，1kHz带宽内噪声是22nV×√1000=0.7μVrms。加上电阻噪声0.407μVrms，总噪声是√(0.7²+0.407²)=0.81μVrms，满足要求。
第三步，检查电流噪声。AD8628电流噪声是5fA/√Hz，流过10kΩ电阻产生的电压噪声是5e-15×10000=5e-11V/√Hz=0.05nV/√Hz，完全可以忽略。
这个计算过程看起来简单，但实际做的时候，很多人会忘记某些噪声源，或者把带宽算错。记住，噪声带宽不是信号带宽，对于一阶低通滤波器，噪声带宽是信号带宽的1.57倍。对于高阶滤波器，这个系数会接近1。
3.3 降低噪声的实操技巧
第一个技巧：在运放输入端加RC低通滤波。这个方法可以限制进入运放的噪声带宽。比如在运放同相输入端串联一个电阻，再对地接一个电容，截止频率设为信号最高频率的1.5倍左右。但要注意，这个电阻会引入热噪声，所以阻值不能太大，通常几百欧到几kΩ。
第二个技巧：用多个运放并联。运放并联可以降低电压噪声，因为噪声是不相关的，并联N个运放，噪声降低√N倍。但这个方法会增加功耗和成本，而且要注意均流问题。通常只在极低噪声应用中使用，比如高端音频前置放大器。
第三个技巧：斩波稳零。对于低频应用，斩波稳零运放是终极方案。它通过开关调制，把低频信号搬移到高频，放大后再解调回来。这样1/f噪声和失调电压都被抑制了。但斩波会产生开关噪声，通常在几十kHz到几百kHz，需要在输出端加低通滤波。
第四个技巧：注意电源噪声。运放的电源抑制比（PSRR）是有限的，电源上的噪声会耦合到输出。所以低噪声设计必须用干净的电源，通常要加LDO稳压，再配合RC或LC滤波。如果电源噪声很大，再好的运放也白搭。
4. PCB布局：放大器性能的隐形杀手
4.1 地弹噪声的成因与对策
地弹噪声是PCB布局中最常见的问题之一，尤其是在混合信号电路中。它的成因是：数字电路的大电流开关动作，在接地回路上产生电压波动，这个波动会通过地平面耦合到模拟电路，导致模拟信号失真。
我遇到过最典型的一个案例：一个12位ADC采样电路，采样数据总是有±5LSB的跳动，查了很久找不到原因。后来用示波器看地平面上的波形，发现数字部分每次转换时，地平面都有几十毫伏的尖峰。这就是地弹噪声。
解决方法有几个。第一，模拟地和数字地分开，最后在一点连接。这个点通常选在ADC芯片下方。第二，加宽地线，降低地线阻抗。第三，在ADC电源引脚旁边加去耦电容，通常用0.1μF和10μF并联。第四，数字信号线远离模拟信号线，尤其是时钟线，要尽量短，并且包地处理。
但要注意，模拟地和数字地分开不是绝对的。如果分得不好，反而会形成更大的地环路，引入更多噪声。我的经验是：低频模拟电路可以分地，高频模拟电路最好用完整地平面，靠布局来隔离数字和模拟部分。
4.2 运放电路的布局要点
运放电路的PCB布局有几个基本原则。第一，反馈电阻尽量靠近运放。反馈路径越长，寄生电容越大，越容易引起振荡。尤其是高速运放，反馈电阻到运放输入端的走线要尽可能短，最好在5mm以内。
第二，输入走线要短且对称。对于差分输入运放，两个输入端的走线长度要一致，否则会引入额外的失调。对于高阻抗输入，走线还要注意防漏电，通常要在输入端加保护环（Guard Ring），也就是在输入引脚周围围一圈地线，并连接到运放的地引脚。
第三，电源去耦电容要靠近电源引脚。0.1μF电容要放在运放电源引脚旁边，距离不超过2mm。10μF电容可以稍微远一点，但也不要超过10mm。去耦电容的地端要直接连接到地平面，不要通过过孔再连接，否则会引入额外的电感。
第四，避免在运放下方走数字信号线。数字信号线会在运放下方耦合噪声，尤其是高速数字信号。如果实在避不开，可以在运放下方铺一层地平面作为屏蔽。
4.3 高速放大器的特殊布局要求
高速放大器对布局的要求更严格。第一，用微带线或带状线。当信号频率超过100MHz时，PCB走线不再是简单的导线，而是传输线。这时候要控制走线的特征阻抗，通常50Ω。微带线的宽度和PCB层叠有关，可以用阻抗计算工具算出来。
第二，减少过孔。过孔会引入电感，高速信号每经过一个过孔，就会产生一个阻抗不连续点，导致反射。所以高速信号走线要尽量在同一层完成，必须换层时，要旁边加回流过孔。
第三，注意电源平面谐振。高速运放的电源平面和地平面之间会形成谐振腔，在某些频率上阻抗很低，导致电源噪声放大。解决方法是在电源平面上加去耦电容，并且电容的摆放要分散，覆盖整个平面。
第四，热管理。高速运放通常功耗较大，要注意散热。可以在运放下方铺铜，并通过过孔连接到地平面或内部铜层，利用PCB散热。如果功耗超过1W，可能需要加散热片。
5. ADC接口设计：放大器与ADC的配合
5.1 ADC采样原理与放大器需求
ADC采样过程分为采样和保持两个阶段。在采样阶段，ADC的采样电容连接到输入端，从信号源吸收电荷。在保持阶段，采样电容与输入端断开，ADC进行量化。这个过程中，放大器需要在采样阶段快速给采样电容充电，在保持阶段保持输出稳定。
这就对放大器提出了几个要求。第一，建立时间要短。ADC的采样时间通常是几十纳秒到几微秒，放大器必须在这个时间内把输出建立到足够的精度。比如12位ADC，建立精度要达到0.5LSB，也就是1/8192，约0.012%。放大器的建立时间通常用0.1%或0.01%来标定，要选建立时间小于采样时间的运放。
第二，输出阻抗要低。ADC采样电容通常几pF到几十pF，如果放大器输出阻抗高，充电时间常数就大，建立时间就长。所以ADC驱动运放通常要求输出阻抗在几十欧姆以下。
第三，噪声要低。ADC的信噪比（SNR）决定了有效位数。如果放大器噪声太大，ADC的SNR就会下降。通常要求放大器噪声小于ADC噪声的1/3，这样总噪声增加不超过5%。
5.2 单端转差分电路设计
很多高速ADC是差分输入的，比如AD9240、ADS4149。这时候需要把单端信号转成差分信号。最常用的电路是单端转差分放大器，比如ADA4932、THS4521。
这个电路的核心是一个差分放大器，同相输入端接信号，反相输入端接参考电压，输出端通过反馈电阻网络形成差分输出。设计时要注意几点。第一，反馈电阻要匹配，否则共模输出电压会偏移。第二，共模输出电压要设置正确，通常设为ADC的共模输入电压，比如1.5V或2.5V。第三，要加共模反馈电路，确保输出共模电压稳定。
我实际调试时发现，单端转差分电路最容易出问题的地方是共模电压。如果共模电压偏了，ADC的输入范围就用不满，动态范围下降。所以调试时一定要先用万用表量一下输出共模电压，确认在ADC要求的范围内。
5.3 ADC前端滤波器的设计
ADC前端通常需要加抗混叠滤波器，滤掉高于奈奎斯特频率的信号。这个滤波器可以是无源的，也可以是有源的。无源滤波器简单，但会衰减信号，而且输出阻抗高，不适合直接驱动ADC。有源滤波器可以同时提供增益和滤波，但要注意运放的带宽和噪声。
设计抗混叠滤波器时，截止频率通常设为奈奎斯特频率的0.8到0.9倍。比如采样率是100kSPS，奈奎斯特频率是50kHz，截止频率可以设为40kHz。滤波器阶数取决于要求的阻带衰减。如果要求阻带衰减60dB，一阶滤波器需要两个十倍频程，也就是截止频率的1/100处才衰减60dB。如果截止频率是40kHz，那400Hz处才衰减60dB，这显然不够。所以通常要用二阶或更高阶滤波器。
我常用的是Sallen-Key二阶滤波器，结构简单，只需要一个运放。但Sallen-Key滤波器对运放的GBW有要求，通常要求GBW大于截止频率的50倍。比如截止频率40kHz，运放GBW要大于2MHz。另外，Sallen-Key滤波器的Q值会影响通带平坦度，Q值太高会有峰值，Q值太低会提前衰减。通常设Q=0.707，得到最平坦的巴特沃斯响应。
6. 经典放大器电路：从理论到实操
6.1 差动放大器与差分放大器的区别
很多人把差动放大器和差分放大器混为一谈，其实它们有区别。差分放大器是指放大两个输入信号之差的电路，通常用两个晶体管或两个运放实现。差动放大器通常指用一个运放加四个电阻组成的电路，也叫减法器。
差动放大器的核心问题是共模抑制比（CMRR）。理想情况下，差动放大器只放大差模信号，不放大共模信号。但实际电路中，电阻不匹配会导致共模信号泄漏到输出。CMRR的计算公式是：CMRR = (1 + R2/R1) / (4×ΔR/R)，其中ΔR/R是电阻匹配精度。比如电阻匹配精度是0.1%，增益是10倍，那CMRR = 11 / (4×0.001) = 2750，约68dB。这个数值对于精密测量是不够的，所以高CMRR应用要用仪表放大器。
仪表放大器是三个运放组成的差动放大器，输入级是两个同相放大器，输出级是差动放大器。它的CMRR可以做到100dB以上，而且输入阻抗极高。但仪表放大器价格贵，而且单电源供电时要注意共模范围。很多仪表放大器单电源供电时，输入共模范围不包括地，所以不能直接测量接地信号。这时候要么用轨到轨输入的仪表放大器，比如AD8236，要么用双电源供电。
6.2 运放加法器与减法器的实际应用
运放加法器是反相放大器的一个变种，多个输入信号通过各自的电阻连接到反相输入端，输出是各输入信号的加权和。这个电路在混音器、信号叠加、偏置调整中很常用。
设计加法器时要注意几点。第一，输入电阻的选择。输入电阻决定了各信号的权重，同时也影响噪声。电阻太大会引入热噪声，电阻太小会加重运放负载。通常选1kΩ到100kΩ。第二，反馈电阻要匹配。反馈电阻决定增益，如果反馈电阻和输入电阻不匹配，输出会偏移。第三，要注意输入偏置电流。如果运放是双极型输入，输入偏置电流会流过输入电阻，产生额外的失调电压。这时候要么用JFET输入运放，要么在输入端加补偿电阻。
减法器就是差动放大器，前面已经讲过。实际应用中，减法器常用于消除共模干扰，比如测量电桥的输出。电桥输出是两个电压之差，用减法器可以提取出差模信号，同时抑制共模噪声。
6.3 恒流源电路的设计要点
运放恒流源是精密测量和传感器驱动中常用的电路。基本结构是：运放同相输入端接参考电压，反相输入端接采样电阻，输出端驱动负载。负载电流流过采样电阻，产生反馈电压，运放调整输出使反馈电压等于参考电压，从而保持电流恒定。
设计恒流源时要注意几点。第一，采样电阻的选择。采样电阻决定电流精度，阻值太大会降低负载电压范围，阻值太小会降低反馈电压，影响精度。通常选采样电阻上的压降在100mV到1V之间。第二，运放的共模范围。采样电阻上的电压是共模电压，运放的共模输入范围必须包括这个电压。如果采样电阻接在正电源轨附近，就要选共模范围包括正电源轨的运放。第三，负载类型。如果负载是感性的，比如电磁阀、电机，要加续流二极管，防止反向电动势损坏运放。如果负载是容性的，要加隔离电阻，防止振荡。
我实际做恒流源时，最常遇到的问题是振荡。因为负载和运放输出之间形成了反馈环路，如果相位裕度不够，就会振荡。解决方法是在运放输出和负载之间串联一个小电阻，或者在反馈路径上加补偿电容。
7. 常见问题与排查技巧实录
7.1 运放自激振荡的排查与解决
运放自激振荡是最常见的问题之一。表现是输出端有高频正弦波，频率通常在几百kHz到几十MHz。振荡的原因通常是相位裕度不够，反馈环路在某频率上相移达到180度，同时增益大于1。
排查步骤：第一，用示波器看输出波形，确认振荡频率和幅度。第二，检查反馈电阻，如果反馈电阻太大，和输入电容形成极点，会导致振荡。解决方法是在反馈电阻上并联一个小电容，通常几pF到几十pF，引入一个零点，补偿相位。第三，检查负载电容，如果负载电容太大，和运放输出阻抗形成极点，也会导致振荡。解决方法是在输出端串联小电阻。第四，检查电源去耦，如果电源去耦不好，电源上的噪声会耦合到反馈环路，引起振荡。解决方法是在电源引脚旁边加0.1μF和10μF电容。
我遇到过一个案例：一个4558运放做70倍放大，输出总是有1MHz左右的振荡。查了半天，发现是反馈电阻太大，100kΩ的反馈电阻和输入端的10pF寄生电容形成了极点。后来在反馈电阻上并联了10pF电容，振荡就消失了。
7.2 ADC采样数据跳动的排查思路
ADC采样数据跳动是另一个常见问题。表现是采样值不稳定，跳动几个LSB甚至几十个LSB。原因可能有很多，排查时要系统性地看。
第一，检查参考电压。参考电压不稳定，采样值肯定跳动。用万用表量一下参考电压，看是否稳定。如果参考电压来自LDO，要检查LDO的噪声和负载调整率。
第二，检查模拟电源。模拟电源上的噪声会耦合到ADC，导致采样值跳动。用示波器看模拟电源上的纹波，如果纹波太大，要加滤波。
第三，检查地弹噪声。前面讲过，数字电路的地弹噪声会耦合到模拟部分。用示波器看地平面上的波形，如果数字转换时有尖峰，就要优化地平面布局。
第四，检查输入信号。如果输入信号本身有噪声，采样值也会跳动。用示波器看输入端波形，确认信号是否干净。
第五，检查ADC配置。采样时间太短、时钟抖动太大、增益设置不对，都会导致采样值跳动。检查ADC的配置寄存器，确认采样时间和时钟设置正确。
7.3 常见问题速查表
| 问题现象 | 可能原因 | 排查方法 | 解决方案 |
|---|---|---|---|
| 运放输出振荡 | 相位裕度不够 | 示波器看输出波形 | 反馈电阻并联电容，输出串联电阻 |
| ADC采样跳动 | 参考电压不稳 | 万用表量参考电压 | 加参考电压滤波，换低噪声LDO |
| 放大器噪声大 | 电阻热噪声 | 计算电阻噪声 | 降低电阻阻值，加RC滤波 |
| 输出偏移 | 输入偏置电流 | 量输入端电压 | 加补偿电阻，换JFET输入运放 |
| 增益不够 | GBW不足 | 计算闭环带宽 | 换高GBW运放，降低增益 |
| 方波变三角波 | 压摆率不够 | 计算压摆率需求 | 换高压摆率运放 |
| 单电源不工作 | 共模范围不够 | 量输入端电压 | 换轨到轨输入运放，加偏置 |
| 容性负载振荡 | 输出阻抗高 | 看输出波形 | 输出串联电阻，换容性负载驱动运放 |
8. 从项目实战中积累的经验
8.1 一个完整的传感器信号调理案例
我之前做过一个压力传感器信号调理项目。传感器是惠斯通电桥，输出满量程20mV，要求精度0.1%，也就是20μV。信号带宽1kHz。
选型阶段，我先算噪声预算。传感器输出阻抗1kΩ，电阻热噪声在1kHz带宽内是√(4×1.38e-23×300×1000×1000)=0.128μVrms。要求精度20μV，噪声要小于1/10，也就是2μVrms。所以运放噪声要小于√(2²-0.128²)=1.996μVrms，在1kHz带宽内噪声密度要小于1.996μV/√1000=63nV/√Hz。
选AD8628，电压噪声22nV/√Hz，满足要求。仪表放大器用AD8236，CMRR 100dB，满足要求。ADC用ADS1115，16位，内置PGA，可以省掉一级放大。
PCB布局时，模拟部分和数字部分分开，仪表放大器输入加保护环，电源加LDO和RC滤波。调试时，先用万用表量仪表放大器输出，确认共模电压正确。然后用示波器看输出噪声，确认在预期范围内。最后接ADC，看采样数据是否稳定。
这个项目一次成功，关键就是前期噪声预算算得准，PCB布局做得好。
8.2 几个让我印象深刻的踩坑经历
第一个坑：运放电源接反。有一次调试一个双电源运放电路，不小心把正负电源接反了，运放瞬间冒烟。后来养成习惯，上电前先用万用表量电源极性，确认无误再上电。
第二个坑：反馈电阻太大导致振荡。前面讲过的4558案例，70倍放大，反馈电阻100kΩ，振荡。后来改成10kΩ反馈电阻，输入电阻1kΩ，振荡消失。但输入电阻降低后，信号源负载加重，又加了一级缓冲。
第三个坑：ADC参考电压不稳。有一次用ADC采样，数据总是跳动。查了半天，发现参考电压来自一个便宜的LDO，负载调整率很差。换了一个低噪声LDO，问题解决。
第四个坑：地弹噪声。一个混合信号电路，ADC采样数据有毛刺。后来发现数字地和模拟地没有分开，数字电流在地平面上产生尖峰。重新布局，模拟地和数字地分开，单点连接，问题解决。
8.3 给年轻工程师的几点建议
第一，养成计算的习惯。不要凭感觉选元件，要算。噪声、带宽、压摆率、建立时间，都要算。算多了，就有感觉了。
第二，重视PCB布局。很多电路问题不是设计问题，是布局问题。布局做得好，调试省一半时间。
第三，学会用示波器。示波器是硬件工程师的眼睛。看波形，看噪声，看地弹，很多问题一看就明白了。
第四，多积累案例。每做一个项目，把遇到的问题和解决方法记下来。时间长了，就是自己的知识库。
第五，不要怕失败。模拟电路设计就是不断试错的过程。烧几个运放，调几个通宵，都是正常的。关键是每次失败都要找到原因，下次不再犯。
最后再分享一个小技巧：调试运放电路时，先不接信号，用示波器看输出。如果输出有振荡或者噪声，先解决这个问题，再接信号。这样可以把问题隔离，避免信号和电路问题混在一起，难以排查。
