简介：这份资源面向硬件工程师与PCB设计初学者，聚焦瑞昱RTL8111E高速以太网控制器的参考电路设计，帮助读者理解千兆网卡从原理图到布局的完整设计思路。压缩包内共1个PDF文件，约75KB，内容为RTL8111E/RTL8111F/RTL8105E的48Pin参考原理图，涵盖标题页、电源、控制器、可选功能与变更记录等模块，可直接对照芯片引脚定义查阅。资料围绕电源设计、时钟设计、信号完整性、PCB布局与试验验证展开，涉及VDD10、VDD33、EVDD10等供电轨的滤波电容配置、开关稳压与外部供电切换方式，以及电源上电时序等关键约束，并给出Layout Guide与电感选型参考。目前已有1070人学习下载，适合需要快速掌握网卡芯片外围电路、排查供电与信号问题的硬件从业者作为设计参考。
1. RTL8111E 电路设计：从千兆网口到 PCIe 接口的落地路径
RTL8111E 是一颗把 PCIe 总线转成千兆以太网的控制器，常见于主板板载网口、工控机、软路由和各类嵌入式扩展卡。很多人第一次画它，会以为“网口电路不就是差分线加变压器”，结果板子回来发现链路能识别但跑不满千兆，或者干脆连百兆都协商不上。问题往往不在芯片本身，而在电源、时钟、差分走线和 EMC 这几处细节。这篇内容面向需要独立完成一块 RTL8111E 网卡或板载网口设计的硬件工程师，从选型理由讲到原理图关键网络、PCB 约束和上电排错，给出可以直接抄的参数和命令。读完你应该能自己画出一版能稳定协商 1000Mbps 的 RTL8111E 电路，并知道每一处改动会影响什么。
2. RTL8111E 电路设计的供电、时钟与 PCIe 接口原理
2.1 RTL8111E 的电源域划分与 buck 降压电路设计
RTL8111E 通常需要 3.3V 和 1.05V（部分批次标 1.0V）两组核心电源，3.3V 给 PCIe 接口和部分 IO，1.05V 给内部核心。常见做法是从主板已有的 3.3V 取电，再用一颗同步 buck 降压电路设计出 1.05V。选 buck 而不是 LDO，是因为 1.05V 这一路电流在 1A 上下，3.3V 转 1.05V 的压差全部变成 LDO 的热耗，2.25W 的损耗对 SOT-23 封装是灾难。
以常见的 MP2143 为例，输入 3.3V、输出 1.05V、开关频率 1.2MHz，电感取 1μH、饱和电流 2A 以上，输出电容 22μF×2。反馈电阻按公式算：
# MP2143 反馈电压 Vfb = 0.6V # Vout = Vfb * (1 + R1/R2) # 目标 1.05V，取 R2 = 10kΩ # R1 = R2 * (Vout/Vfb - 1) = 10k * (1.05/0.6 - 1) = 7.5kΩR1 取 7.5kΩ、R2 取 10kΩ，实际输出约 1.05V。这里要注意反馈走线必须从输出电容的焊盘直接引出，不要从电感后面随便拉一根线，否则输出纹波会明显变大。1.05V 的纹波建议控制在 30mV 以内，RTL8111E 对核心电源纹波比较敏感，纹波大了会出现链路反复重连。
提示：如果板上已经有 1.05V 电源轨，优先复用，不要为 RTL8111E 单独再放一颗 buck，多一路开关电源就多一个 EMC 辐射源。
2.2 25MHz 晶振电路与负载电容取值
RTL8111E 需要一颗 25MHz 无源晶振，负载电容按晶振规格书给的 CL 计算。常见 25MHz 晶振 CL=12pF，芯片内部等效电容约 3pF，PCB 走线寄生约 2pF，则外部电容：
# C_ext = 2 * (CL - C_stray) - C_pin # 取 C_stray = 2pF, C_pin = 3pF # C_ext = 2 * (12 - 2) - 3 = 17pF # 实际取 15pF 或 18pF 标准值两颗电容要对称，走线尽量短且等长，晶振下方铺地并打过孔。晶振外壳接地能明显改善频偏。如果手头没有合适电容，先用 15pF 上电，用示波器看 25MHz 波形，起振幅度在 1Vpp 左右、频率偏差在 ±50ppm 内即可。
2.3 PCIe 接口电路设计的差分对与参考时钟
RTL8111E 走 PCIe x1，差分对 TX/RX 各一对，外加 100MHz 参考时钟。参考时钟可以由主板提供，也可以由 RTL8111E 自己产生再送出去，具体看设计定位。板载网口一般用主板给的 100MHz，扩展卡则常让 RTL8111E 输出。
差分对阻抗控制 85Ω（PCIe 规范），走线尽量短，TX 和 RX 分开，不要交叉。AC 耦合电容 0.1μF 放在发送端，靠近芯片。参考时钟差分对同样 85Ω，长度匹配控制在 5mil 以内。
| 信号 | 阻抗 | 耦合电容 | 长度匹配 | 备注 |
|---|---|---|---|---|
| PCIe TX | 85Ω 差分 | 0.1μF 靠发送端 | 对内 5mil | 避免过孔 |
| PCIe RX | 85Ω 差分 | 0.1μF 靠发送端 | 对内 5mil | 远离 TX |
| REFCLK | 85Ω 差分 | 无 | 对内 5mil | 包地处理 |
| MDI 差分 | 100Ω 差分 | 经变压器 | 对内 5mil | 见第 3 章 |
注意：PCIe 差分对不要和 MDI 差分对平行走线，两者频率和电平都不同，平行走线容易串扰，导致链路训练失败。
3. RTL8111E 网口变压器与 MDI 差分电路设计实操
3.1 网络变压器选型与中心抽头接法
RTL8111E 的 MDI 接口必须经过网络变压器才能接 RJ45。变压器选型看三点：匝比 1:1、支持千兆、共模电感集成。常见一体化变压器把共模扼流圈和隔离变压器做在一起，省空间。
中心抽头接法分两种：电压驱动和电流驱动。RTL8111E 用电压驱动，MDI 侧中心抽头通过 75Ω 电阻和 1000pF 电容到地，做共模端接。芯片侧中心抽头接 3.3V 或 1.05V 视具体参考设计而定，常见接 3.3V 并通过 0.1μF 去耦。
# MDI 中心抽头端接（每对差分线） # 变压器线侧中心抽头 -> 75Ω -> 1000pF -> 地 # 四个中心抽头可以共用一组端接，也可以各自独立 # 独立端接对共模抑制更好，但占面积3.2 MDI 差分走线的 100Ω 阻抗与 EMC 电路设计
MDI 差分对阻抗 100Ω，走线尽量短，从芯片到变压器不超过 25mm。差分对内等长 5mil，对间不要等长，避免平行。变压器到 RJ45 的走线同样 100Ω，这一段通常已经过了隔离，但 EMC 电路设计仍要注意。
EMC 方面，RJ45 的金属外壳通过 1nF/2kV 电容和 1MΩ 电阻并联到地，做泄放。变压器下方禁止铺地，避免耦合。如果做辐射测试，MDI 差分线上可以串共模电感，但要注意共模电感的差分阻抗不能影响信号。
| 位置 | 元件 | 参数 | 作用 |
|---|---|---|---|
| RJ45 外壳 | 电容+电阻 | 1nF/2kV + 1MΩ | 泄放静电 |
| MDI 线 | 共模电感 | 90Ω@100MHz | 抑制共模辐射 |
| 中心抽头 | 电阻+电容 | 75Ω + 1000pF | 共模端接 |
| 电源入口 | 磁珠 | 600Ω@100MHz | 隔离电源噪声 |
3.3 上电后链路协商失败的排查命令
板子回来第一件事不是跑 iperf，而是看链路状态。Linux 下用 ethtool：
# 查看链路状态和协商速率 ethtool eth0 # 输出示例 # Speed: 1000Mb/s # Duplex: Full # Link detected: yes # 如果只协商到 100M，先看是不是差分对有问题 ethtool -S eth0 | grep -i error # 强制重新协商 ethtool -r eth0如果Link detected: no，先量 25MHz 晶振起振没有，再量 1.05V 和 3.3V 是否正常，最后看 PCIe 有没有枚举到设备：
# 查看 PCIe 设备 lspci | grep -i realtek # 如果枚举不到，检查 REFCLK 和差分对 # 枚举到但网口不亮，检查 MDI 和变压器提示：RTL8111E 的 1.05V 如果偏低到 0.95V 以下，芯片可能能枚举但网口不工作，这种“半死”状态最容易误判为 PCB 问题。
4. RTL8111E 电路设计的进阶技巧与验证方法
4.1 用 iperf3 验证千兆吞吐与 CPU 占用
链路协商到 1000M 只是第一步，实际吞吐要跑 iperf3。两台机器直连，一端做 server：
# 服务端 iperf3 -s # 客户端，跑 60 秒，4 线程 iperf3 -c 192.168.1.2 -t 60 -P 4 # 关注结果里的 SUM 行，千兆网口实际能到 940Mbps 左右 # 如果只有 600Mbps，先看 CPU 占用，再看是不是 PCIe 带宽不够RTL8111E 走 PCIe x1，理论带宽 2.5GT/s 单 lane，实际够千兆用。如果吞吐上不去，用top看是不是软中断把 CPU 吃满了，可以开多队列或调中断亲和。
4.2 眼图与 TDR 测试的实操要点
有条件的话，MDI 差分对做 TDR 测阻抗，看是不是 100Ω 连续。眼图测试在变压器线侧做，千兆眼图模板要过。常见问题是过孔太多导致阻抗不连续，眼图张开度不够。
# 如果没有专业仪器，用示波器看差分信号幅度 # 千兆 MDI 差分幅度约 1Vpp，百兆约 2Vpp # 幅度不对先查变压器匝比和中心抽头电压4.3 常见设计缺陷与改板清单
| 现象 | 可能原因 | 改板动作 |
|---|---|---|
| 只协商 100M | MDI 差分对阻抗不对 | 重算叠层，控制 100Ω |
| 链路反复重连 | 1.05V 纹波大 | 加大输出电容，改反馈走线 |
| 枚举不到 | REFCLK 无输出 | 查晶振和 PCIe 时钟配置 |
| 辐射超标 | MDI 共模没抑制 | 加共模电感，改端接 |
| 吞吐低 | 中断集中在一个核 | 开多队列，调亲和 |
最后一招：如果板子已经回来且改不动，先飞线把 1.05V 从外部电源直接灌进去，排除电源问题；再把 25MHz 晶振换成有源晶振，排除起振问题。这两步能定位大部分“玄学”故障。
本文还有配套的精品资源，点击获取
