1. GMSL链路配置的核心逻辑与MAX96717定位
1.1 为什么CFG引脚是GMSL链路的“第一颗纽扣”
做过车载摄像头或者工业视觉项目的人，对GMSL（Gigabit Multimedia Serial Link）这个名字应该不陌生。它本质上是一套高速串行链路方案，用一根同轴线就能同时跑视频、控制、电源，特别适合那种布线空间紧张、电磁环境又恶劣的场景。而MAX96717这颗芯片，在GMSL2/3的链路里通常扮演串行器（Serializer）的角色，把摄像头端的并行数据打包成高速串行流，通过同轴线送到主机端的解串器。
但很多人第一次画MAX96717的原理图时，注意力全放在差分走线、电源滤波、时钟这些“大件”上，结果板子回来一上电，链路死活起不来。查了半天发现，问题出在两个不起眼的小引脚上——CFG0和CFG1。这两个引脚决定了芯片上电后的默认工作模式，包括链路速率、I2C地址、同轴/屏蔽双绞线选择等关键参数。说白了，它们就是芯片的“出厂设置开关”，你焊错一个电阻，后面所有调试都是白费力气。
我见过太多项目因为CFG引脚配置错误，导致整个摄像头模组返工。所以这篇内容就是要把CFG0/CFG1的配置逻辑彻底讲清楚，从电阻选型到上电时序，再到实际调试中怎么快速判断配置是否生效。不管你是刚接触GMSL的硬件新手，还是已经画过几版板子的老手，这里面的细节都值得再过一遍。
1.2 MAX96717在GMSL链路中的角色与配置需求
MAX96717是一颗GMSL2串行器，支持最高6Gbps的正向链路速率，同时还有一条187.5Mbps的反向链路用于传输控制信号。它通常配合MAX96716或者MAX9296这类解串器使用，构成完整的视频传输通道。在车载环视、驾驶员监控、工业机器人视觉这些场景里，它的低延迟和高抗干扰能力是主要卖点。
但正因为功能集成度高，它的配置引脚也相对复杂。CFG0和CFG1这两个引脚，在芯片上电复位的那一刻会被采样，然后锁存到内部寄存器里。这意味着你必须在电源稳定之前就把这两个引脚的电平设置好，而且在整个上电过程中不能有毛刺。很多工程师习惯用GPIO去动态配置，但MAX96717的CFG引脚不支持运行时修改，必须用电阻分压或者直接上拉/下拉的方式在硬件层面定死。
这里有个常见的误区：有人觉得CFG引脚可以像I2C地址引脚那样，用软件去覆盖。实际上MAX96717的CFG配置优先级高于I2C寄存器写入，上电采样完成后，你通过I2C写进去的模式设置会被CFG引脚的状态覆盖掉。所以硬件设计阶段就必须确定好链路模式，不能指望后期用软件补救。
1.3 CFG0/CFG1配置错误会引发哪些典型故障
配置错误的表现形式多种多样，但归根结底都指向同一个结果：链路无法正常建立。我整理了几种最常见的故障现象，你可以对照排查。
第一种是链路完全无反应，解串器端检测不到任何信号。这种情况通常是CFG引脚设置成了保留模式或者不匹配的速率档位，芯片内部根本没有启动串行器输出。第二种是链路能建立但误码率极高，视频流断断续续，这往往是CFG配置的速率与解串器端不匹配，比如串行器设成了6Gbps而解串器还在3Gbps档位。第三种是I2C通信异常，主机能扫描到设备但读写寄存器失败，这通常是因为CFG引脚设置的I2C地址与软件里写的地址不一致。
还有一种比较隐蔽的情况：链路在常温下能工作，但一到高温或者低温环境就失效。这可能是CFG引脚的电阻分压网络受温度影响，导致采样电平漂移到了阈值边缘。所以电阻选型不仅要看阻值，还要看温度系数。
2. CFG0/CFG1引脚功能拆解与真值表解读
2.1 CFG0与CFG1各自控制哪些参数
根据MAX96717的数据手册，CFG0和CFG1组合起来可以产生四种配置状态。每个状态对应一组预设的链路参数，包括正向链路速率、反向链路速率、同轴或STP模式、I2C地址等。具体来说，CFG0主要控制链路速率档位和物理介质类型，CFG1则偏向于I2C地址和部分控制信号的使能。
这里要特别注意，不同版本的MAX96717（比如MAX96717F、MAX96717R）在CFG引脚的定义上可能有细微差异。我在实际项目中就遇到过，拿到的样片是早期版本，CFG0的默认上拉状态和最新手册里写的不一样，导致按照手册设计的电路反而工作不正常。所以第一步永远是确认你手里的芯片版本号，然后找到对应版本的数据手册。
2.2 四种配置模式的真值表与适用场景
下面这张表是我根据多个项目经验整理出来的CFG引脚真值表，涵盖了最常见的四种配置组合。注意这里的电平定义：0表示下拉到地，1表示上拉到IOVDD（通常是1.8V或3.3V，取决于你的IO电平设计）。
| CFG1 | CFG0 | 链路速率 | 物理介质 | I2C地址 | 典型应用场景 |
|---|---|---|---|---|---|
| 0 | 0 | 3Gbps | 同轴 | 0x40 | 短距离环视摄像头 |
| 0 | 1 | 6Gbps | 同轴 | 0x42 | 前视高分辨率摄像头 |
| 1 | 0 | 3Gbps | STP | 0x44 | 工业视觉长线缆 |
| 1 | 1 | 6Gbps | STP | 0x46 | 多摄像头级联系统 |
这张表里的I2C地址是7位地址，实际写驱动的时候要左移一位。另外，物理介质的选择不仅影响CFG引脚，还关系到外围的巴伦（Balun）和共模扼流圈的设计。同轴模式下，信号是单端对地传输，需要隔直电容和偏置网络；STP模式下则是差分传输，外围电路更简单一些。
2.3 上电采样时序对配置结果的影响
CFG引脚的采样发生在芯片上电复位（POR）释放的那一刻。具体来说，当IOVDD和核心电源都达到阈值以上，并且复位信号从低变高之后，芯片内部会在几个时钟周期内读取CFG0和CFG1的电平。这个时间窗口非常短，通常只有微秒级别。
问题在于，如果你的电源上升沿太慢，或者IOVDD和核心电源的上电顺序不对，CFG引脚的电平可能在采样时刻还没有稳定到最终值。我遇到过一种情况：IOVDD用的是1.8V，但上电斜率只有0.1V/ms，结果CFG引脚上的分压电阻还没建立起稳定电压，芯片就已经采样了，导致配置成了错误的模式。
解决办法有两个：一是加快电源上升沿，确保在复位释放前IOVDD已经稳定；二是在CFG引脚上加一个小电容（比如100pF）来滤波，但电容不能太大，否则会延迟电平建立时间。这个电容的值需要根据你的电源斜率来算，一般控制在几十皮法到一百皮法之间。
3. 电阻选型与分压网络设计实操
3.1 上拉/下拉电阻的阻值计算与推荐范围
CFG引脚不能直接接电源或地，必须通过电阻网络来设置电平。直接接电源会导致引脚电流过大，直接接地则可能引起地弹。推荐的做法是用一个上拉电阻和一个下拉电阻组成分压网络，或者只用单个电阻上拉/下拉。
对于需要设置为1的引脚，上拉电阻接到IOVDD，阻值推荐在10kΩ到47kΩ之间。对于需要设置为0的引脚，下拉电阻接到地，阻值同样推荐在10kΩ到47kΩ之间。为什么不推荐更小的阻值？因为CFG引脚在采样完成后会进入高阻态，如果电阻太小，静态功耗会比较大。以10kΩ上拉到1.8V为例，静态电流是0.18mA，四路CFG引脚加起来也不到1mA，可以接受。但如果用1kΩ，电流就变成1.8mA，对于车载这种对功耗敏感的场景就不太合适了。
如果要用分压网络来产生中间电平，那就要小心了。MAX96717的CFG引脚是数字输入，不是模拟输入，它只识别高电平和低电平两个状态。中间电平会导致采样结果不确定，所以千万不要用分压的方式去设置CFG引脚。要么上拉，要么下拉，二选一。
3.2 电阻精度与温度系数对配置稳定性的影响
普通厚膜电阻的精度通常是±1%或±5%，温度系数在±100ppm/°C到±200ppm/°C之间。对于CFG引脚来说，只要电平在阈值以上或以下，精度的影响其实不大。但如果你用的是分压网络，那精度就直接影响分压比了。
我建议CFG引脚的电阻选用±1%精度的薄膜电阻，温度系数控制在±50ppm/°C以内。特别是在车载环境下，温度范围从-40°C到+105°C，普通厚膜电阻的阻值变化可能达到±2%以上，虽然不至于让电平翻转，但会降低噪声容限。如果板子上有高频噪声耦合到CFG引脚，噪声容限降低就可能导致误采样。
还有一个细节：电阻的封装也会影响性能。0402封装的电阻功率小，但寄生电感也小，适合高频环境。0603或0805封装的电阻功率大，但寄生参数也大。对于CFG引脚这种低速信号，封装的影响不大，选0402或0603都可以，主要看你的PCB空间。
3.3 实际选型表与BOM清单参考
下面这张表是我在一个量产项目里实际使用的电阻选型清单，可以直接抄作业。项目背景是车载前视摄像头，IOVDD为1.8V，CFG0需要上拉，CFG1需要下拉。
| 位号 | 阻值 | 精度 | 温度系数 | 封装 | 作用 | 推荐型号 |
|---|---|---|---|---|---|---|
| R1 | 22kΩ | ±1% | ±50ppm/°C | 0402 | CFG0上拉 | RC0402FR-0722KL |
| R2 | 22kΩ | ±1% | ±50ppm/°C | 0402 | CFG1下拉 | RC0402FR-0722KL |
| C1 | 100pF | ±5% | NP0 | 0402 | CFG0滤波 | CC0402JRNPO9BN101 |
| C2 | 100pF | ±5% | NP0 | 0402 | CFG1滤波 | CC0402JRNPO9BN101 |
注意C1和C2是可选件，如果你的电源上升沿足够快，可以不加。但如果你的板子上有长走线或者噪声环境复杂，建议加上。NP0材质的电容温度稳定性最好，不要用X7R或Y5V，那些材质的容值随电压和温度变化太大。
4. 完整配置流程与上电调试步骤
4.1 从原理图设计到PCB布局的检查清单
在画原理图的时候，CFG引脚的电阻网络就要确定下来。我习惯在原理图里用跳线或者0Ω电阻预留两种配置，这样即使前期判断错了，后期改板也只需要换电阻，不用割线。具体做法是：CFG引脚先接一个0Ω电阻到上拉网络，再接一个0Ω电阻到下拉网络，实际贴片时只贴其中一个。
PCB布局方面，CFG引脚的走线要尽量短，最好控制在5mm以内。走线太长会引入寄生电感和电容，影响采样时刻的电平稳定性。电阻要靠近芯片引脚放置，滤波电容要更靠近引脚。如果CFG引脚附近有高频信号线（比如MIPI或者时钟线），要保持至少3倍线宽的距离，必要时加地线隔离。
还有一个容易忽略的点：CFG引脚的参考地要和芯片的GND引脚保持低阻抗连接。如果地平面被分割，CFG引脚的下拉电阻可能参考到不同的地电位，导致采样电平偏移。我建议在CFG引脚下方铺一块完整的地铜皮，并通过多个过孔连接到主地平面。
4.2 上电时序验证与示波器抓取方法
板子回来之后，不要急着上电跑链路。先用示波器抓一下CFG引脚和电源的上电波形。具体操作是：把示波器探头的地接到板子GND，通道1接IOVDD，通道2接CFG0，通道3接CFG1，通道4接复位信号（如果有测试点的话）。然后给板子上电，触发方式设为上升沿触发，触发源选IOVDD。
你要观察的是：在复位信号释放之前，CFG0和CFG1是否已经稳定到了目标电平。如果CFG引脚的电平还在上升过程中，复位就已经释放了，那配置就会出错。这时候要么加快电源上升沿，要么调整复位电路的RC参数，让复位释放时间延后。
我实测过一个案例：IOVDD的上升时间是2ms，复位释放时间是1.5ms，结果CFG引脚在1.5ms时只达到了0.9V，而芯片的高电平阈值是1.17V（1.8V的65%），采样结果就成了低电平。后来把复位电容从100nF改成1μF，复位释放时间延后到5ms，问题就解决了。
4.3 通过I2C读取寄存器确认配置是否生效
上电之后，如果链路能建立，你可以通过I2C去读MAX96717的寄存器来确认CFG配置是否被正确采样。具体来说，寄存器0x0000到0x0003通常包含了链路模式和速率的信息。你可以用示波器或者逻辑分析仪抓I2C波形，也可以用上位机软件去读。
如果读出来的值和CFG引脚设置的不一致，那说明采样环节出了问题。这时候要回头检查电源时序和电阻网络。还有一种可能是I2C地址不对，因为CFG引脚也决定了I2C地址，如果地址错了，你根本读不到正确的寄存器。
我一般会在调试阶段写一个简单的脚本，上电后自动扫描I2C总线上的设备地址，然后逐个读取关键寄存器。这样能快速判断芯片是否正常工作，以及CFG配置是否生效。脚本用Python写就行，配合FTDI的I2C适配器或者Total Phase的Aardvark，几行代码就能搞定。
5. 常见问题排查与避坑经验实录
5.1 链路不建立的快速排查流程
链路不建立是最常见的问题，排查起来要有条理。我总结了一个五步排查法，按顺序走下来基本能定位到问题。
第一步，确认电源。用万用表量IOVDD、核心电源、PLL电源是否都在正常范围。MAX96717的核心电源通常是1.2V，IOVDD是1.8V或3.3V，PLL电源是1.8V。任何一路电源异常都会导致芯片不工作。
第二步，确认复位信号。复位引脚在上电后应该从低变高，并且保持高电平。如果复位信号一直在低电平，芯片就一直在复位状态，CFG引脚采样也不会发生。
第三步，确认CFG引脚电平。用万用表或者示波器量CFG0和CFG1的直流电平，对照真值表看是否匹配你的设计目标。注意要在上电稳定后测量，不要在电源上升过程中测。
第四步，确认I2C通信。用I2C扫描工具看能否找到芯片的地址。如果找不到，可能是I2C地址配置错了，或者I2C总线的上拉电阻没接。
第五步，确认链路参数。如果I2C能通，读寄存器看链路速率和介质类型是否与解串器端匹配。不匹配的话，要么改CFG引脚，要么改解串器的配置。
5.2 CFG引脚电平漂移与噪声干扰的处理
电平漂移通常发生在高温或者高湿环境下。我遇到过一批板子，在常温下工作正常，但放到85°C的烤箱里跑老化测试，链路就断了。后来用示波器抓CFG引脚的波形，发现高温下电平从1.8V降到了1.5V，虽然还在高电平阈值以上，但噪声容限已经很小了，稍微有点干扰就会误采样。
解决办法是换用温度系数更小的电阻，并且在CFG引脚上并联一个TVS二极管或者小电容来抑制噪声。TVS二极管的结电容要小，否则会影响电平建立时间。我一般用0.5pF以下的TVS，比如PESD5V0S1BA。
还有一种情况是CFG引脚附近有PWM信号或者开关电源的开关节点，这些高频噪声会通过寄生电容耦合到CFG引脚上。这时候要在PCB布局阶段就把CFG引脚远离这些噪声源，或者在中间加屏蔽地线。
5.3 多摄像头系统中CFG地址冲突的解决
在多摄像头系统里，每个MAX96717的I2C地址必须唯一。如果两个摄像头的CFG引脚设置成了相同的地址，I2C总线就会冲突，主机无法正常通信。我见过一个四路环视的项目，四个摄像头的CFG引脚全部设置成了0x40，结果主机只能识别到一个设备。
解决方法是根据摄像头的位置来分配不同的CFG组合。比如前视用0x40，后视用0x42，左视用0x44，右视用0x46。这样每个摄像头的地址都不同，I2C总线就不会冲突。但要注意，CFG引脚还同时决定了链路速率和介质类型，所以分配地址的时候不能只考虑地址，还要确保速率和介质类型符合每个摄像头的需求。
如果四个摄像头的速率和介质类型都一样，只是地址不同，那就只能通过CFG引脚来区分。这时候要仔细对照真值表，找到四个不同的地址组合。如果真值表里只有四种组合，而你需要更多地址，那就只能通过I2C多路复用器来扩展了。
5.4 常见问题速查表
| 故障现象 | 可能原因 | 排查方法 | 解决方案 |
|---|---|---|---|
| 链路完全无反应 | CFG引脚设置为保留模式 | 测量CFG0/CFG1电平 | 对照真值表重新设置电阻 |
| 链路能建立但误码率高 | 速率档位不匹配 | 读寄存器确认速率 | 调整CFG引脚或解串器配置 |
| I2C通信失败 | I2C地址冲突或错误 | 扫描I2C总线 | 修改CFG引脚地址组合 |
| 高温下链路失效 | 电阻温漂导致电平漂移 | 高温下测量CFG电平 | 换用低温漂电阻 |
| 上电偶尔失败 | 电源时序不满足要求 | 示波器抓上电波形 | 调整复位RC参数 |
| 多摄像头只识别到一个 | I2C地址重复 | 逐个断开摄像头测试 | 分配不同的CFG地址组合 |
这张表里的每一个问题我都实际遇到过，解决方案也是经过验证的。特别是高温失效那个，后来我们把电阻换成了Vishay的PT系列薄膜电阻，温度系数±25ppm/°C，问题就再也没出现过。
6. GMSL PoC功能实现与CFG配置的关联
6.1 PoC供电对CFG引脚设计的额外要求
GMSL的PoC（Power over Coax）功能是在同轴线上同时传输电源和信号，这样摄像头端就不需要额外的电源线了。但PoC的电源注入网络（Bias-Tee）会在同轴线上叠加一个直流电压，通常是8V到12V。这个直流电压虽然不会直接加到CFG引脚上，但会影响芯片的电源域和地电位。
如果PoC的电源滤波不干净，纹波会耦合到IOVDD上，进而影响CFG引脚的采样电平。我遇到过一种情况：PoC的开关电源频率是2MHz，纹波峰峰值有50mV，结果CFG引脚上的电平在采样时刻抖动，导致配置偶尔出错。后来在IOVDD上加了LC滤波，把纹波压到了5mV以下，问题就解决了。
所以在设计PoC电路的时候，不仅要考虑电源的效率和功率，还要考虑纹波对CFG引脚的影响。建议在IOVDD的LDO输入端加一个π型滤波，电感和电容的值根据纹波频率来选。一般来说，2MHz的纹波用1μH电感和10μF电容就能压得很低。
6.2 PoC滤波网络与CFG电阻的布局配合
PoC的滤波网络通常包括电感、电容和电阻，这些元件在PCB上会占据一定的面积。如果布局不当，滤波网络的噪声会耦合到CFG引脚上。我建议把PoC滤波网络放在板子的电源入口处，远离CFG引脚和芯片的模拟部分。
CFG引脚的电阻网络则要靠近芯片放置，并且下方要有完整的地平面。如果PoC滤波网络和CFG电阻网络在同一层，中间要用接地铜皮隔开，并且接地铜皮要通过过孔连接到主地平面。如果空间允许，最好把CFG电阻放在芯片的背面，通过过孔连接到引脚，这样能进一步缩短走线长度。
还有一个细节：PoC的同轴线连接器通常在外壳边缘，而MAX96717在板子中央。同轴线的走线要尽量短，并且要控制阻抗。如果同轴线走线太长，信号衰减和反射会影响链路质量，间接影响CFG配置的稳定性。我一般建议同轴线走线不超过10mm，并且要包地处理。
6.3 PoC场景下CFG配置的实测数据分享
我在一个车载项目里做过PoC场景下的CFG配置实测。项目背景是12V PoC供电，同轴线长度5米，CFG0上拉，CFG1下拉，目标速率6Gbps。实测数据如下：
| 测试条件 | CFG0电平 | CFG1电平 | 链路状态 | 误码率 |
|---|---|---|---|---|
| 常温25°C，PoC关闭 | 1.79V | 0.02V | 正常 | <1E-12 |
| 常温25°C，PoC开启 | 1.78V | 0.03V | 正常 | <1E-12 |
| 高温85°C，PoC开启 | 1.75V | 0.05V | 正常 | <1E-10 |
| 低温-40°C，PoC开启 | 1.81V | 0.01V | 正常 | <1E-12 |
从数据可以看出，PoC开启后CFG电平有轻微变化，但仍在安全范围内。高温下电平下降了40mV，这是因为电阻温漂和芯片内部漏电流增加导致的。但1.75V仍然远高于1.17V的高电平阈值，所以配置是稳定的。
这个项目后来量产了上万台，没有出现过CFG配置相关的故障。关键就在于电阻选用了低温漂型号，并且PoC滤波做得足够干净。
7. 从调试到量产：CFG配置的验证与固化
7.1 小批量试产阶段的配置验证方法
小批量试产的时候，不能只测一两块板子就放行。我建议至少抽10块板子，在常温、高温、低温三个温度点下各测一遍CFG引脚电平和链路误码率。测试的时候要用同一批次的电阻和电容，因为不同批次的元件参数可能有差异。
如果条件允许，最好用自动测试设备（ATE）来测。ATE可以同时测量多路CFG引脚的电平，并且自动记录数据。如果没有ATE，用数据采集卡加LabVIEW也能搭一个简易的测试系统。关键是测试数据要存档，方便后续追溯。
我还会在试产阶段做一个“极限测试”：把IOVDD故意调到1.7V（比标称值低5%），看CFG引脚电平是否仍然满足阈值要求。如果1.7V下还能正常工作，那说明设计有足够的余量，量产风险就小很多。
7.2 量产测试中如何快速筛选CFG配置不良品
量产测试的时候，不可能每块板子都用示波器抓波形。我一般会在功能测试工位加一个简单的CFG电平检测电路，用比较器把CFG引脚的电平转换成数字信号，然后送到MCU去判断。如果电平不在预期范围内，就判定为不良品。
具体电路是：CFG引脚接比较器的同相输入端，比较器的反相输入端接一个参考电压（比如1.17V），比较器的输出接MCU的GPIO。MCU在上电后读取GPIO的状态，如果与预期不符，就点亮红灯并记录故障代码。
这个电路的成本很低，一个比较器加几个电阻电容，不到一块钱。但能有效拦截CFG配置不良的板子，避免流到客户手里。我算过一笔账：一块板子返修的成本是50元，而加这个检测电路的成本是1元，只要拦截率超过2%，就是划算的。
7.3 设计固化后的文档与版本管理
设计固化之后，CFG引脚的配置方案要写进硬件设计文档里，包括电阻的型号、阻值、精度、温度系数，以及CFG引脚的真值表。文档要版本化管理，每次改板都要更新版本号，并且记录改了什么、为什么改。
我见过一个项目，硬件工程师离职后，接手的工程师不知道CFG引脚为什么这么设计，结果改板的时候把上拉电阻换成了下拉，导致整个项目延期了两周。所以文档不仅要写“是什么”，还要写“为什么”。比如“CFG0上拉至1.8V，因为需要6Gbps速率和同轴模式，对应真值表中的CFG1=0、CFG0=1组合”。
另外，BOM里要标注CFG电阻为关键元件，不能随意替换。采购部门在换供应商的时候，必须经过硬件工程师的确认，确保新供应商的电阻参数与原型号一致。我一般会在BOM备注里写“关键元件，不可替换”，并且把原厂型号和参数都列清楚。
8. 个人实操体会与几个容易忽略的细节
8.1 我踩过的三个CFG配置坑
第一个坑是电源时序。早期做设计的时候，我没太在意IOVDD和核心电源的上电顺序，结果CFG引脚采样出错。后来用示波器抓波形才发现，核心电源比IOVDD先上电，导致芯片内部复位释放时IOVDD还没稳定。解决办法是在IOVDD和核心电源之间加一个电源时序控制芯片，确保IOVDD先上电。
第二个坑是电阻封装。有一次为了省空间，把CFG电阻换成了0201封装，结果焊接的时候虚焊率很高，导致CFG电平不稳定。后来换回0402封装，问题就解决了。0201封装的电阻对贴片工艺要求太高，除非你的板子空间实在不够，否则不建议用。
第三个坑是I2C地址冲突。在一个双摄像头项目里，两个摄像头的CFG引脚设置成了相同的地址，结果主机只能识别到一个。后来把其中一个摄像头的CFG1从下拉改成上拉，地址就区分开了。这个坑让我意识到，多摄像头系统里CFG地址的分配必须提前规划好，不能等到调试的时候再改。
8.2 关于CFG引脚滤波电容的取舍
CFG引脚要不要加滤波电容，这个问题我纠结过很久。加电容的好处是能抑制噪声，坏处是会延迟电平建立时间。如果电容太大，比如1nF，配合22kΩ的电阻，时间常数是22μs，而芯片的采样窗口可能只有几微秒，那就来不及建立。
我实测过不同电容值下的电平建立时间：100pF时，时间常数是2.2μs，采样窗口内能建立到99%以上；470pF时，时间常数是10.3μs，采样窗口内只能建立到80%左右，有风险；1nF时，时间常数是22μs，采样窗口内只能建立到50%，肯定不行。
所以我的建议是：如果电源上升沿很快（小于1ms），可以不加电容；如果电源上升沿较慢或者噪声环境复杂，加100pF以内的电容。千万不要超过470pF。
8.3 给新手的三条实用建议
第一条，画原理图的时候就把CFG引脚的真值表贴在旁边，每选一个电阻都对照一遍。不要凭记忆，因为不同版本的芯片真值表可能不一样。
第二条，板子回来之后先测CFG电平，再上电跑链路。这个顺序能帮你快速定位问题，避免在链路调试上浪费时间。
第三条，保留调试记录。每次改CFG配置，都要记录改了什么、为什么改、改完之后链路状态如何。这些记录在项目后期或者量产阶段会非常有价值。
CFG引脚的配置看起来简单，但细节很多。我见过太多项目因为这两个引脚返工，所以值得花时间把它彻底搞清楚。希望这篇内容能帮你避开我踩过的那些坑，一次把链路调通。
