Altium Designer转OrCAD保姆级教程：从导入到验证的完整避坑手册

上周刚把手头一块四层主控板从Altium Designer搬到OrCAD，板子不算大，连电源树带电机驱动和传感器接口，三十多页原理图。导入只花了两分钟，清理错误却花了整整两天。真的，如果只把“能打开”当成转换成功，后面PCB Layout和BOM对比会给你狠狠上一课。

我写这篇教程的初衷很简单：Altium Designer转OrCAD这件事，很多硬件工程师迟早会遇到——公司统一EDA平台、客户指定交付格式、团队协同工具链切换，随便一个理由都能把你推到这条路上。但网上的资料要么只讲“点File导入就行”，要么就是论坛里零散的报错求助帖，几乎没有人系统讲过转换过程中那些必踩的坑长什么样、怎么修。

这篇保姆级教程面向的是真正要动手转图的工程师，我尽量把从转换前检查、导入流程、常见错误修复到转换结果验证的完整路径都走一遍。文章里所有错误案例都来自我个人实际碰到的情况，有些我现在还会踩，所以写下来既是分享，也是给自己存一份备忘录。

1. 为什么要把AD图纸搬到OrCAD？先看清转换的真实场景与坑位分布

很多刚接触转换的工程师会问：Altium Designer明明挺好用的，为什么要折腾到OrCAD？我不想说哪个工具更好这种话，工具是拿来干活的，适合的才是最好的。但实际工作中，以下几种场景非常常见：

• 公司统一EDA平台：有些公司硬件团队统一使用Cadence全家桶（OrCAD Capture + Allegro PCB Designer），新项目必须在OrCAD上设计，老项目的AD图纸就得迁过去。
• 客户或代工厂指定格式：做ODM/OEM项目时，客户可能明确要求交付OrCAD格式的原理图，方便他们在自己的系统里做评审、维护和版本管理。
• 团队协同需要：多人协作时，如果一部分人在AD上改，一部分人维护OrCAD版本的图纸，两边不同步会出现灾难性的版本漂移，干脆统一到一个平台上。
• 产线与测试对接：有些工厂的测试开发环境基于OrCAD/Allegro的网表和坐标文件，转换工程文件是入场前提。

了解了这些场景，你就明白为什么“转换”这件事绕不开。但关键是：原理图不是一张图片，它是一个数据库。Altium Designer和OrCAD对原理图数据模型的表达方式差别很大，所谓转换，本质上是把AD的图形+属性+规则数据“翻译”成OrCAD能理解的数据结构。

翻译就有失真，就有丢信息的风险。所以先做好心理准备：任何工具自动转换都不可能100%无损，经验越多的工程师，越早意识到这一点。

在我转过的几十个项目里，最常出问题的区域集中在六个方面：

坑位类别	具体表现	严重程度
图形映射	线条、端口位置偏移，off-page connector错位	中
元器件属性	位号变化、封装丢失、Value值错乱	极高
网络连接	网络标签断裂、隐藏网络名被改写	极高
电源符号	power port变成local power、GND被拆散	高
仿真与规则	PSpice模型丢失、DRC规则全部重置	高
文本编码	中文注释乱码、字体被替换	中

后面我会按这些分类逐一展开修复方法。现在先别急着打开软件，转图之前有一道关键工序要做——给原图纸做一次“体检”。

2. 转换前的图纸体检：三件事不做好，转完只剩崩溃

很多人拿到老板“把XX板转到OrCAD”的指令，第一件事就是打开OrCAD的导入向导。我劝你先冷静一下，把下面几件事做完再动手。经验告诉我，转换前花半小时做的标准化，能省掉转换后几十小时的返工。

2.1 先把AD工程的完整度检查一遍

AD工程文件（.PrjPCB）里可能引用了大量外部资源，包括原理图库（.SchLib）、PCB封装库（.PcbLib）、模型文件、OutJob配置等。如果这些文件有断链，导入OrCAD时对应内容会静默丢失，不会给你任何警告。

我在一个项目里就遇到过这种情况：一块开发板用了三个分散在不同目录的原理图库，其中一个库文件在项目迁移时忘了拷过来，导致转换后几乎所有电阻电容的封装都变成了空值，光查这个就花了大半天。

操作建议：

• 在AD里打开工程后，进入Project -> Compile，确认无编译错误。
• 在项目面板里检查所有原理图文档是否为“已保存”状态，不要在内存里还有未保存修改的情况下转换。
• 确认所有原理图库、PCB库路径有效。AD的Project -> Project Options -> Error Reporting里可以查看警告，但断链有时不会报出来，最好直接点开每个库检查。

2.2 网络标签的规范化处理

这是很多人完全没意识到的问题。AD允许网络标签中出现空格、特殊字符甚至中文，导入OrCAD时这些字符经常被转义成下划线或乱码，导致“看起来连着的网络实际上已经断开”。

对于转换前建议做的一轮标签清理：

• 把所有网络标签中的空格改成下划线，比如PWR EN改成PWR_EN。
• 把中文网络标签改成英文，例如电源_3V3改成PWR_3V3。
• 全局搜索一下以$1N或$N开头的网络名。这种是AD自动生成的隐藏网络名，导入时最容易变成杂乱无章的名字，尽量在AD里把这类网络统一命名。
• 检查有没有用“同网络名但大小写不同”的情况，OrCAD对网络名大小写敏感度与AD不同，VCC和vcc会变成两个网络。

2.3 字体和中文注释处理

AD里常见的中文字体在OrCAD里往往没有对应，会显示成乱码或方框。转换前建议：

• 把原理图里所有普通文本注释改成非中文字符，或者至少确保使用的字体是Windows系统自带字体（如宋体、黑体、Arial）。
• 标题栏里的中文设计单位、项目名称，如果OrCAD模板里没有对应字体，同样会乱码。可以提前把标题栏信息拆出来，转换后重新填。
• 特别要注意的是：有些AD自带字体，比如Courier New，在OrCAD里也能用，但字间距和大小渲染不一样，这不影响功能，但如果强迫症受不了，就需要全局替换一次字体。

做完这三项体检，就进入正式转换流程了。

3. 走通导入全流程：从AD的规范导出到OrCAD的选项调优

转换工具链的选择，直接决定后面的修复工作量。我的建议是：能用高版本OrCAD的导入向导，就优先用它；必须用低版本时，再考虑中间格式方案。

3.1 版本选择与导入前置条件

Altium Designer从AD 18开始，导出逻辑和工程结构都有较大变化；OrCAD Capture从17.2开始内置了Altium导入器，17.4和22.1版本对AD工程支持更好。如果你的OrCAD是16.6或更早版本，导入器可能无法识别新版AD工程，需要走ASCII中间格式。

我目前主力环境是AD 21 + OrCAD 22.1，转换效果最稳定。如果你的公司还在用OrCAD 16.6，建议至少先装一个17.4版本用来做转换，转换成功后再转存为16.6格式，这样能少踩很多坑。

3.2 方法一：从OrCAD直接导入AD工程

这是最推荐的路径，操作步骤：

1. 打开OrCAD Capture，执行File -> Import -> Altium Designer...。
2. 选择要导入的*.PrjPCB文件。
3. 在导入设置窗口中，勾选Preserve design hierarchy（保留设计层次结构）。
4. 勾选Import DRC violations（导入DRC违规信息），如果图纸本身是干净的无错误状态，这项勾不勾影响不大；如果原图有一定历史遗留DRC，建议不勾，否则导入后一大堆警告会淹没真正需要关注的信息。
5. 选择输出目录，点击确定。

导入过程耗时取决于工程大小。我有一个150张Sheet的服务器主板工程，导入用了大概五分钟，期间OrCAD界面看起来像卡死了，千万别关进程。

导入完成后，软件会提示Import completed successfully，同时生成一份日志文件，里面记录了所有警告和错误。这个日志一定要看，它是最早告诉你转换问题出在哪里的线索。

3.3 方法二：从AD导出ASCII，再从OrCAD导入

如果你的OrCAD版本太老，或者AD工程包含大量特殊对象导致直导失败，可以走这条中间路径：

1. 在AD中打开工程，执行File -> Save Copy As...。
2. 在保存类型中选择OrCAD Capture ASCII (*.dsn)。
3. 如果在AD 18以上版本找不到这个选项，需要确认安装时是否包含了“Legacy importers/exporters”组件。
4. 在OrCAD中执行File -> Open -> Design，文件类型选择Capture Design (*.dsn)，打开步骤1导出的文件。

这条路径的兼容性相对差一些，AD导出的ASCII对复杂对象（如嵌合、总线、供电端口）支持有限，所以我通常只在直导失败时用它。

3.4 导入后第一眼：先看这三个地方

导入完成后，不要急着打开图纸看细节，先按顺序做三件事：

第一，在工程管理器里展开工程，确认所有Sheet是否都进来了，层次结构是否保留，Sheet数量是否和原工程一致。

第二，打开任一页原理图，右键Edit Object Properties（快捷键Ctl+E），检查元器件的Value、Footprint、Reference是否都是非空状态。

第三，执行Design -> Netlist -> Create Netlist选择Allegro，看能否生成网表。如果这步能过，说明基础连接没问题，后面的工作就是“修复细节”；如果这步都过不了，说明网络数据有严重问题，得回到图纸里去排查。

4. 常见错误分类修复：这些坑我一个个踩过，修复方法直接给

这一节是全文的核心，也是价值最大的部分。下面每个问题都是我实际处理过的，按出现的频率排序。这些坑有一个共性：它们都不会在导入时直接报错，而是在DRC、生成网表或PCB布局阶段突然冒出来。所以一定要主动去检查。

4.1 封装全部丢失，器件变成无Footprint

现象：导入后原理图图形都在，但选中任何一个器件，属性面板里Footprint一栏是空的，或者显示成(none)。

原因：AD中的封装链接信息存在.PcbLib库文件中，导入器能把元件的封装名带过来，但如果封装库没有被正确映射，OrCAD找不到对应关系，就表现为空值。尤其是那些直接使用AD自带“Miscellaneous Devices.IntLib”库的图纸，最容易出现这个问题，因为集成库里的封装在转换时可能无法正确链接到OrCAD的本地库，比如封装只剩个名称，路径全丢。

修复过程（以100个电阻电容为例）：

1. 在原理图上选任一电阻，右键Edit Properties。
2. 打开Pin Footprint属性，正常情况应该能看到R0603、C0402之类的名字。如果为空，说明整个工程的Footprint字段都没被填充。
3. 用Ctl+F打开全局查找替换（Edit -> Global Replace），在Footprint字段中批量补值。这一步强烈建议用工具自动替换，别手改，一百个电阻手动填会让你怀疑人生。

但这里有个要命的问题：如果AD里的封装名和OrCAD封装库里的名字对不上，补完值后生成网表时Allegro依然会报封装找不到。所以更稳妥的做法是：

1. 先查一遍原AD图纸里每个元器件的Footprint值，整理成一个Excel清单。
2. 在OrCAD里新建一个本地的封装名映射表（简单点就是一个Excel），把AD封装名映射成Allegro封装库中实际存在的名字。
3. 用全局Replace把映射后的名字填回所有器件。
4. 通过Database Part和Footprint字段对比，确认每个器件的封装都在目标库中有对应。

心得：如果你的原理图包含大量分立元件，这时候最容易“破防”。我后来学聪明了，转换前先在AD里把图纸整理成“每个元件都使用标准库中的命名方式”，比如电阻统一用R0402、R0603，电容统一C0402、C0603，转换后再替换的工作量会少得多。

4.2 位号大变身：U1变成U_1，R3变成R_3

现象：原AD工程里位号是U1、R3、C5，导入OrCAD后变成U_1、R_3、C_5，或者更离谱，变成U1_1这种带后缀的形式。

原因：AD的位号命名机制允许在同一张图纸内使用简化前缀，而OrCAD在导入时为了确保全工程唯一性，会对冲突位号自动添加后缀或转换字符。另一种情况是，AD中同一个元件有多Part（比如双运放芯片分成两个Part），每个Part都带独立位号后缀，OrCAD会把它们拆成多个独立项。

修复过程：

不要直接手动把每个位号改回去，最靠谱的方法是转换完成后，在OrCAD里统一重新标注：

1. 选中所有页面，执行Tools -> Annotate，打开位号重标工具。
2. 设置Packaging为Update entire design，Scope选择All sheets。
3. 点击Reset清空全部位号，点击Annotate重新分配。
4. 确认生成位号与AD原图无冲突后，保存并生成网表。

重新标注后，位号会变成U1、R3这样的干净样式。但这带来的另一个问题是：如果你已经参照AD原图做了一版PCB Layout，位号变了会带来麻烦。

所以更推荐的处理顺序是：先比对BOM清单，确认转换后的元件种类和数量完全一致，然后再统一重新Annotate。位号在原理图这个阶段不是绝对不能改的，尤其在后端PCB还没有开始布线之前，重新Annotate是成本最低的时机。

4.3 网络标签“断裂”：看起来连上了，实际上根本没连

现象：在OrCAD里看到两根线端点在同一位置，端点出现红色连接点，但DRC却能过、网表也能生成，可仔细检查发现这两个端点其实不在同一个网络上。还有一种情况是，原来PWR_3V3的标签，导入后变成PWR_3V3_1，和另外一边的PWR_3V3断开。

原因：AD中网络连接关系和图形位置是分开存储的，导入过程中如果某个网络标签的坐标换算出现偏差，导线连接点就发生微小位移，导致原本相连的端点变成两个独立端点。另外，AD允许网络名包含空格，OrCAD自动把空格替换为下划线后，不同位置的空格数量不同就会生成不同的名字。

修复过程：

这是我最头痛的问题，因为它不像封装丢失那么显眼。我的排查方法是：

1. 在OrCAD工程中执行Design -> Netlist -> Create Netlist，生成一份网表。
2. 用文本编辑器打开网表，按Ctrl+F搜索所有含下划线、特殊字符的网络名，逐个比对是不是有“本应同名但因为空格/字符差异而分裂”的网络。
3. 对于分裂的网络，用Edit -> Find找到相关标签，统一改成同一名称。
4. 如果确认一个网络名和原AD图纸不一致，用全局查找替换或直接重命名该网络。

这里需要注意的是：有些“断裂”是视觉上的误判，比如导线穿过了一个元件的引脚旁边但并没有真正接触，AD中可能依赖某些自动连接规则，而在OrCAD里这种连接不成立。遇到这种情况别怀疑软件，老老实实把导线重新拉一遍。

提示：如果原图纸里用了大量Net Label而不是导线直连，网络名分裂的概率会小很多。NET Label方式更稳定，因为它本身就是靠名字绑定的。所以如果你要转换的图纸还是用“导线跨页连接”的非常规风格，转换前最好先把跨页连接部分改成Net Label。

4.4 电源符号被拆分：Power Port变成Local Power，GND被拆散

现象：AD中的VCC电源符号（Power Port）在OrCAD里变成了Local Power符号，导致所有VCC网络在原理图里看着都叫VCC，实际只是各自所在的局部区域联网，生成网表后VCC网络被拆成好几个VCC_1、VCC_2；同理，GND也变成多个GND_1、GND_2。

原因：这几乎是“AD转OrCAD必踩”的问题。AD把电源符号当作全局网路来处理，默认同名电源符号全图短接；OrCAD则区分Global Power和Local Power两种符号，导入器在转换时默认把AD电源符号映射为Local Power，因为这样最安全、最不容易误连——但代价就是所有电源网络被拆散。

修复过程：

1. 在OrCAD里按G打开电源符号库，选择Power库中的VCC、GND等符号。
2. 用右键Replace Cache或者直接全选原理图中的电源符号，右键Edit Properties，把Power Symbol Visible属性改成TRUE，确认每个电源符号所在网络名正确。
3. 检查每个Local Power符号所在网络，如果确认应该是全局网络（比如整块板的GND），就删掉Local Power符号，换成Power库里的全局VCC/GND符号。

一个省时间的技巧：导入后在OrCAD里执行Edit -> Browse -> Global Power Symbols，打开全局电源符号列表，你会发现里面乱糟糟一堆网络名。这里能非常直观地看到有哪些电源网络被拆成了多个名称。逐个对照原AD图纸，把错误映射删除，再统一放置正确的全局符号。

如果图纸过大、电源符号太多，还有一个选择：不修全局符号，而是接受Local Power，但在生成网表时把所有同名Local网络合并。OrCAD的Allegro网表生成选项中有一个设置叫Include unconnected power pins，默认不勾。但说实话，这种曲线救国方案我不推荐，后面每个网络的电源完整性分析、电流流向可视化都会受影响，得不偿失。

4.5 仿真属性、参数和模型全丢

现象：原AD图纸里器件属性栏有很多自定义字段，比如厂家料号Manufacturer Part Number、价格Price、仿真模型参数SIMULATION等，导入后属性栏里只剩下Value、Footprint、Reference，其他全部消失。

原因：AD的元器件属性体系（Parameter Set）和OrCAD的属性体系不完全兼容。OrCAD中元件属性分为Property和Part Value两类，AD中的很多用户自定义字段在转换时无法一一对应，会统一丢失。

修复过程：

1. 先导出原AD图纸的BOM（Bill of Materials），保留一份完整数据。
2. 在OrCAD中导入BOM信息：Tools -> Bill of Materials -> Open in Excel，用Excel把字段对齐后复制回OrCAD的属性表。
3. 如果自定义字段很多（比如上百个），建议写一个简单的文本处理脚本，把BOM数据转成OrCAD的Property File格式（Tab分隔的文本），再通过Edit -> Import Properties导入。

关于仿真属性的丢失，这里多说一句：

AD的仿真环境（Mixed-SIM）跟OrCAD的PSpice是两套体系，转换工具基本不可能帮你把仿真模型也带过来。仿真模型需要重新在PSpice中指定，而且很多器件在PSpice里还需要重新选模型库。如果你转原理图的目的是给PCB Layout用，仿真属性丢失影响不大；但如果后续要在OrCAD里做仿真，建议在转换时单独规划一次模型重建任务，别指望自动转换。

4.6 图纸尺寸、off-page connector和层次结构错乱

现象：原AD图纸是A3大小，导入后变成OrCAD默认的Letter（美国信纸）尺寸，图形全部挤在一角；有些连接器符号off-page connector位置发生偏移，和导线断开；多页原理图的层次结构只剩一层，所有Sheet变成了平面排列。

原因：AD的Sheet Symbol（方块电路符号）在OrCAD中可以转换为Hierarchical Block，但转换器对层次深度的识别能力有限，遇到多级嵌套（一个Sheet Symbol内部还有子Sheet Symbol）时，经常只保留顶层和底层，中间的层级被压平。图纸尺寸则是因为AD的A3英制和OrCAD的A3公制标准不同，默认映射到了另一个尺寸。

修复过程：

图纸尺寸修复相对简单：

1. 在原理图页上右键Schematic Page Properties。
2. 修改Page Size为A3、A4或原图纸对应尺寸。
3. 如果图形位置偏移较多，全选（Ctrl+A）后用Edit -> Move -> By X,Y微调整体位置。

层次结构错乱处理麻烦一些：

1. 先确认原AD工程里哪些Sheet被定义为顶层模块，哪些是子模块。
2. 在OrCAD中用New -> Design创建新的Hierarchical Block，手动把对应的子原理图挂到块下面。
3. 或者，如果层次结构错乱但网络连接基本正常，可以直接接受平面结构，然后用Netlist生成打平的网表。大部分情况下面PCB Design对这个区别不敏感，所以不必强求还原层次。

4.7 中文注释乱码与字体替换

现象：所有中文字符显示为???或方块，原AD里精心排版的注释文本一团乱。

原因：AD内部使用Unicode存储文本，OrCAD的某些版本对中文字符支持不完善，尤其在低版本中，不能正确读取非ASCII字符；另外字体映射表中文字体缺失，渲染失败。

修复过程：

1. 转换前在AD中把所有中文字符替换成英文（最推荐，一步到位）。
2. 如果必须保留中文，在OrCAD中打开乱码文本，手动重新输入；对于大批量乱码，只能逐个修改。
3. 在OrCAD的Preferences -> Text Editor中确认默认字体设为支持中文的字体（如宋体、微软雅黑），有时改完字体后乱码会自动显示正常。

说实话，工程图纸里的中文注释，绝大多数是给内部看板、评审用的，可靠性要求不高，但如果你是给国外客户交付，反而没有中文乱码这个烦恼。我的习惯是：设计图纸里所有与制造、装配相关的信息用英文，中文注释只在说明性描述中出现，转换前直接全替换成英文，省事。

5. 转换之后的“重新组织设计”：不把库和规则理顺，后面越改越乱

你以为所有错误都修完就结束了吗？远远没有。OrCAD的项目管理逻辑和AD完全不同，如果不重新组织一下设计库和DRC规则，后面每改一版图，就会新增一堆“屎山代码”式的隐患。

5.1 理清元件库的三个层次

OrCAD设计工程中，元件相关的库有三个层次：

库类型	作用	转换后状态
OLB（符号库）	原理图中的图形符号	自动生成一个或多个OLB
LIB（行为模型）	PSpice仿真模型	基本全部丢失
封装库	PCB Layout用，通常是Allegro的Padstack和Symbol	只保留名称，映射链接全部丢失

导入完成后，OrCAD通常会生成一个cache库和一个imported.olb。强烈建议不要直接用cache库跑后续流程，因为cache库是工程运行时自动生成的缓存，换机器、清缓存目录都可能丢失。正确的做法是：

1. 在OrCAD里执行Design -> Make Part逐个将非线性器件库化。
2. 或者使用File -> Export -> Library把当前工程用到的元件统一导出为一个干净的OLB库文件。
3. 把导出库复制到公司统一的元件库目录，并建立库路径映射。

我之前接过一个别人转到一半的项目，对方直接在cache库上继续做设计，结果每次重新生成网表都报一堆“Part not found”，最后把所有元件一个个重新用Place Database Part换了新库才稳住。

5.2 重新做一次严谨的Annotate

前文提到过，转换后的位号很可能不是最终形态。这里我建议的顺序是：先全部改成AD原图一致的位号，然后生成一次网表，确认无误后再做统一Annotate，形成正式版本位号。

为什么要分两步？因为原AD图中的位号顺序是设计人员深思熟虑排过的，芯片、接插件、阻容的位置排布有一定规律可循。直接Annotate会让位号变得毫无规律，后期查找元器件会很痛苦。

操作路径：

1. Tools -> Annotate，弹出对话框。
2. 在Packaging区域选择Update entire design。
3. 在Refdes control中设置位号前缀规则（如R?、C?、U?）。
4. 确认Physical Packaging Order设置为按原理图页顺序，而不是按坐标顺序。
5. 执行Annotate，并保存。

这里有个小细节：OrCAD默认的Annotate顺序是按坐标从上到下、从左到右，但很多团队习惯按“信号流向”（从输入到输出）排列位号。如果你有这种习惯，需要在Annotate前手动调整页面元素的Reference顺序，或者干脆接受默认排序。

5.3 恢复DRC规则：不重建这些规则，等于裸奔

导入后的工程自动导入的规则都变回了OrCAD的默认值。原子设计里可能精心配置过的安全间距、同网络检查、电源网络间距、接线端子连接检查等规则，全部重置。

所以转换后的工程必须重建DRC规则。一个比较务实的做法：

1. 先执行一次全工程DRC（Design -> Design Rules Check），把默认规则下的报错全部导出。
2. 按严重程度分类处理：影响网表生成的先修，影响装配的次之，纯粹画法风格的放最后。
3. 因为是新工程，建议按公司常用规则模板重新梳理一遍，而不是逐个去修复旧规则。

DRC规则重建建议如下，一般重点关注这几个：

• 单端网络（Unconnected pins）
• 悬空引脚
• 电源网络连接检查
• 器件间距检查
• 位号重复检查

5.4 网络分类和电源树的组织

在OrCAD里把电源网络、信号网络、地网络分成不同别名类（Net Alias），这对后续PCB布局布线非常有用。AD中虽然也有Net Class，但很多人没养成分类习惯。既然转到OrCAD了，建议顺手建立一套网络分类体系：

• 将PWR_3V3、PWR_5V、PWR_12V等设为POWER类别。
• 将GND、AGND、PGND设为GND类别。
• 将高速信号、差分信号（如USB_D_P、USB_D_N）设为HIGH_SPEED类别。

在OrCAD里操作：Edit -> Browse -> Nets，选中对应网络后批量设置属性。这个步骤虽然不影响网表生成，但对后面PCB Layout的帮助极大，值得做。

6. 转换结果怎么验证才算真过关：网表、BOM、DRC三位一体

很多工程师在OrCAD里看着原理图都“正常显示”就宣布转换完成，这是不严谨的。我管这一步叫“纸面验收”，真正的验收标准是后端流程能不能顺利跑通。我强烈建议按下面这个顺序做验证。

6.1 网表对比是黄金标准

无论是AD还是OrCAD，网表都是原理图的“数据展开”。网表对比是转换是否成功最客观的凭证。

操作：

1. 转换前在AD中生成一份.net网表（AD的Netlist格式），存为ad_before.net。
2. 转换后在OrCAD中生成Allegro格式网表（.net），存为orcad_after.net。
3. 写一个简单的文本比对脚本（或者用notepad++的Compare插件也行），对比网络名、器件名、引脚连接关系。

对比重点：

• 器件数量是否一致（BOM行数）
• 网络数量是否一致（电源网络允许因为Local Power拆分导致的数量差异，但这必须肉眼确认）
• 每个网络的引脚数是否变化（比如GND网络上原来挂了50个引脚，转换后如果只有48个，说明掉了引脚）
• 特殊网络（晶振网络、差分网络、模拟电源、参考电压）是否还在

网络对比发现差异时，先别急着改代码。回到原理图中对应位置检查，很多时候你会发现是因为4.3节说的网络标签“伪连接”，修改原理图后重新生成网表，再次对比。

6.2 BOM对比：确保每个器件都有真实属性

网表验证的是“连接关系”，BOM验证的是“物料数据”。

操作：

1. 转换前在AD中生成完整BOM，字段包含：位号、Value、Footprint、Manufacturer、Manufacturer Part Number、Quantity。
2. 转换后在OrCAD中执行Tools -> Bill of Materials，同样导出包含上述字段的BOM。
3. 将两个BOM按位号排序，逐行对比。重点注意Value值是否被转换器改写、封装是否被替换、供应商料号是否丢失。

我遇到过最阴间的情况：一个0.1uF的电容，AD里Value写的是100nF，转换后OrCAD里变成了0.1uF，数值看起来等效，但BOM对比脚本会因为字符串不同而报“不匹配”。这种问题不影响电气功能，但如果你的BOM部门是严格的比对流程，会卡在审核环节。

所以BOM对比时，不要只看字符串完全相等，还要建立一个“数值等效”判断逻辑。这个逻辑最好在转换前就准备——导出一份规范化的AD BOM，所有容值、阻值都统一到同一单位体系，会省掉很多判断上的麻烦。

6.3 数量统计核对：这是最快找出闷亏的办法

比起逐行对比BOM，还有一个更快的粗筛：统计元器件总数量、按类型分类统计（电阻、电容、芯片、接插件数量）、网络总数、节点总数。

这个方法尤其适合超大原理图。上个月我转换一个两百多页的通信板时，正是靠这个办法提前发现某个子模块的20多个电阻在转换后莫名消失了——当时就是靠数量统计这一步逮住的。

在OrCAD里用Tools -> Bill of Materials的分类汇总功能，或者在AD里从项目面板Reports -> Bill of Materials生成分类统计表。数量对不上时，回头检查那个类型下哪个位的器件缺失。

6.4 可视化校验：肉眼核对关键页面

自动化校验之外，千万不要省略人工目检。至少挑这几类页面仔细看：

• 电源树顶层页面（通常是最先画的系统框图转换成原理图的那几页）。
• 高速接口页面（DDR、PCIe、USB、HDMI）。这类页面网络标注多、差分对多、等长约束多，最容易出问题。
• BGA扇出页面。这类页面引脚密集，导入时连接关系容易错。
• 接插件页面。连接器符号的引脚序号标号复杂，转换中容易错位。

目检时注意三点：导线端点是否真实连接（有没有悬空点）、总线标签是否匹配（AD的Bus标签转换后经常带后缀）、Sheet Connector是否一一对应。

6.5 如果时间和资源允许，做一次试投板验证

这是终极验证，也最贵。如果项目进度允许，可以拿转换后的OrCAD工程做一次小批量试投板（比如只投SMT贴片的阻容件和必要连接器，不投关键芯片），用试回来的板子做硬架验证。这一步虽然耗时耗钱，但能一锤定音证明转换质量。当然，大多数情况下项目节奏不允许这么干，所以至少做到“网表+BOM对比”这一层，已经能规避约90%的转换风险。

最后再分享两件小事

第一件，转换工具不是万能的，但全手工重画更不划算。我见过有些工程师被自动转换的坑吓怕了，干脆用OrCAD从零开始抄一遍AD图纸。对于二三十页的小项目这可能还撑得住，一旦遇到上百页的大型工程，手工重画引入的人工错误远比自动转换多得多。我的结论是：自动转换 + 系统性修复 + 严格验证，永远是效率最高的路径。

第二件，不同版本组合的转图差异很大。如果你照着这篇教程操作时发现某些现象对不上，先别怀疑自己，先确认AD版本号、OrCAD版本号是否和我提到的接近。我见过AD 19+OrCAD 17.2的组合能正常转换的工程，在AD 22+OrCAD 16.6上直接报一堆解析错误。软件版本升级带来的体验差异，有时候比你想的大得多。

Altium Designer转OrCAD这件事，本质不是“能不能转”的问题，而是“转完之后你敢不敢拿它去打板”的问题。多转几个项目、多经历几次翻车，你自然会发现，真正衡量一个工程师水平的地方，从来不在导入那一下，而在后面面对几十种奇奇怪怪的错误时，你能不能在半小时内定位根因、给出修复方案。希望这篇教程能帮你少走几次弯路。