1. 项目概述：一根同轴电缆，如何用自制设备“听”出它的隐疾？
2023年全国大学生电子设计竞赛B题——“同轴电缆测量装置”，表面看是个典型的仪器类题目，但实际动手做过的人才知道，它根本不是简单搭个电路测个电阻或电容。它考的是你对传输线理论的肌肉记忆、对高频信号行为的直觉判断、对微弱反射波捕获能力的工程实现，以及在48小时封闭赛制下把“理论正确”变成“板子能跑、数据能读、结果能信”的硬功夫。我带过三届电赛队，每年都有学生一看到“同轴电缆”就去翻万用表和LCR电桥的说明书，结果第三天还在调运放零点——这题压根不让你测直流电阻，它要你测的是电磁波在电缆里跑一趟再弹回来那几十皮秒里的故事。核心关键词就是时域反射法（TDR）、阻抗匹配、脉冲发生与采样同步、PCB高频布局。适合谁？不是只懂C语言的嵌入式新手，也不是只会仿真不碰烙铁的理论派，而是能把麦克斯韦方程组和焊锡烟味同时闻进鼻子里的复合型选手。它解决的不是“电缆通不通”的粗粒度问题，而是“这段电缆在500MHz下第1.23米处有个0.8pF的寄生电容，导致视频信号眼图闭合”的细粒度故障定位。如果你正准备明年参赛，或者手头有段老化严重的监控线想搞清它到底哪坏了，这篇复盘就是你拆开示波器外壳前该读的第一份“接线图”。
2. 整体方案设计与技术路线选择：为什么放弃“扫频+网络分析”而死磕TDR？
2.1 题目约束倒逼架构决策：时间、精度、成本三重锁链
拿到B题原题，第一反应不是画原理图，而是划重点：“测量范围0~100m”、“分辨率≤0.5m”、“能识别开路、短路、阻抗突变点”。我们立刻排除了两种常见思路：一是用矢量网络分析仪（VNA）扫频测S参数再反推，二是用单片机ADC直接采样反射波形。前者硬件成本超预算（商用VNA动辄数万元），且题目明确要求“自主设计”，后者则面临致命瓶颈——要达到0.5m分辨率，按电磁波在PE绝缘介质中约2×10⁸m/s的传播速度计算，对应时间分辨率为：
$$ \Delta t = \frac{2 \times 0.5}{2 \times 10^8} = 5,\text{ns} $$
注意，这里是往返时间，所以单程时间精度需优于2.5ns。普通STM32F4系列主频168MHz，指令周期约6ns，靠软件延时根本无法稳定触发；即使用F7系列216MHz主频，理论最小延时也仅4.6ns，仍无法满足。更残酷的是，反射波幅度可能只有入射脉冲的1%~5%，淹没在噪声里。所以必须采用高速模拟前端+高精度时间测量的混合架构，而TDR正是为这类场景量身定制的技术。
2.2 TDR方案的三层架构解析：从脉冲源到结果呈现
我们最终采用三级流水线架构：
第一层：窄脉冲发生器——用雪崩三极管（如2N2369）配合阶跃恢复二极管（SRD）产生<500ps上升沿的脉冲，比用FPGA直接输出快一个数量级。这里有个关键经验：很多队伍用74AC04门电路做脉冲源，实测上升沿>2ns，测10m以内电缆尚可，但到50m时反射波已严重展宽，0.5m分辨率彻底失效。
第二层：高速采样与时间量化——不用ADC连续采样（那样需要1GSa/s以上采样率，成本飙升），而是用时间数字转换器（TDC）芯片（如TDC-GP22）直接测量脉冲发出到反射波返回的时间间隔。TDC-GP22典型分辨率22ps，轻松覆盖5ns需求，且功耗低、接口简单。
第三层：主控与人机交互——选用STM32H743，它有双核架构（Cortex-M7 + M4），M7处理TDC数据并执行TDR算法（如基线校正、阈值判定），M4专责LCD刷新和按键响应，避免界面卡顿影响测量。
这个架构放弃“高采样率ADC+软件FFT”的通用思路，本质是用专用硬件换精度，用分时处理换实时性。就像修车师傅不用万用表测发动机爆震，而是用听诊器直接听气缸声音——TDR不是在“看”波形，是在“数”时间。
2.3 为什么不用商用TDR模块？成本与可控性的博弈
市面上有Mini-Circuits的TDT系列、Tektronix的TDR模块，但题目要求“自主设计”，且预算卡死在500元内。商用模块虽好，但存在三个硬伤：一是内部算法黑箱，无法针对同轴电缆特性优化（比如PE介质损耗补偿）；二是接口协议复杂，H7主控驱动需额外开发；三是最关键的——无法做PCB级阻抗控制。我们的PCB走线本身就要作为TDR系统的“参考传输线”，如果脉冲源输出端到BNC接口之间走线阻抗不是严格50Ω，所有测量结果都会系统性偏移。商用模块的BNC口到内部电路走线不可见，我们无法校准。而自己画板，就能把从雪崩管发射极到BNC中心针的全程走线，用ADS仿真做到Z₀=50±0.5Ω，这是精度的生命线。
3. 核心细节解析与实操要点：那些原理图上不会写的“焊点哲学”
3.1 脉冲源设计：雪崩管不是越“暴躁”越好
雪崩三极管是TDR的心脏，但选型极易踩坑。很多队伍盲目追求“超快”，选2N5772（tr<100ps），结果发现驱动电流不足，接50Ω负载后脉冲幅度跌到1V以下，反射波信噪比恶化。我们实测对比了四款器件：
| 器件型号 | 典型tr (ps) | Vceo (V) | Ic max (mA) | 实测50Ω负载脉冲幅度 |
|---|---|---|---|---|
| 2N2369 | 300 | 30 | 50 | 2.8V |
| 2N5772 | 100 | 60 | 20 | 0.9V |
| MPSH10 | 450 | 25 | 100 | 3.1V |
| BFR92A | 250 | 20 | 30 | 2.2V |
最终选定MPSH10——它牺牲了150ps速度，但换来3倍于2N5772的驱动能力。更重要的是，它的封装是SOT-23，焊盘尺寸小，寄生电感比TO-18封装的2N2369低40%，这对维持上升沿陡峭度至关重要。焊接时，我们用0.1mm直径的漆包线直接从发射极焊到BNC中心针，跳过PCB走线，把寄生电感压到0.2nH以内。这个操作在原理图上根本不会体现，却是实测中区分“能用”和“精准”的分水岭。
3.2 TDC时间测量：如何让22ps分辨率不被布线毁掉
TDC-GP22的22ps分辨率是芯片指标，但实测中若PCB布线不当，有效分辨率会退化到200ps以上。关键在三条线：Start信号（脉冲出发）、Stop信号（反射波触发）、RefCLK（参考时钟）。我们发现两个致命布线错误：
- Stop信号未做阻抗匹配：反射波经BNC进入比较器（LT1016），其输出边沿含高频谐波，若Stop走线未端接50Ω到地，信号在TDC输入端反射，造成多次触发。我们强制要求Stop线长<15mm，全程50Ω微带线，并在TDC芯片Stop引脚旁就近放置0.1μF+10pF并联电容滤除高频毛刺。
- RefCLK走线耦合干扰：原设计RefCLK用20MHz晶振，走线靠近Start线，结果TDC测量值随温度漂移。改用MCU的PLL输出20MHz时钟，走线全程包地，且与Start/Stop线垂直交叉，串扰降低90%。
提示：TDC的“分辨率”不等于“重复性”。我们用信号发生器注入精确延时的脉冲测试，发现未优化布线时，同一延时测量值标准差达150ps；优化后降至8ps。这意味着0.5m分辨率（对应5ns）的理论值，在实操中必须保证测量值波动<0.1ns，否则定位误差会放大十倍。
3.3 阻抗匹配的“黄金三角”：源端、线缆、负载一个都不能少
同轴电缆测量的核心矛盾在于：TDR要求源端阻抗=电缆特性阻抗=负载阻抗，才能消除二次反射。但题目要求测开路、短路、阻抗突变，负载阻抗必然变化。我们的解法是构建“黄金三角”：
- 源端：脉冲源输出经π型衰减网络（22Ω+33Ω+22Ω）匹配至50Ω，确保无论电缆末端接什么，源端反射系数Γₛ=0；
- 线缆：所有BNC连接器均选用镀金触点、介质支撑环精密的工业级型号（如Amphenol 81-30-001），避免连接器引入额外阻抗跳变；
- 负载端：不依赖被测电缆末端，而是在TDC采样前端加一级有源终端匹配电路——用高速运放（AD8009）构成单位增益缓冲，其输出端接50Ω电阻到地。这样，无论电缆末端是开路还是短路，运放输入端看到的始终是50Ω负载，消除了因负载变化导致的采样基准漂移。
这个设计让系统在测100m开路电缆时，首次反射峰与二次反射峰分离清晰，而未加此电路的版本，二次反射会与噪声混叠，无法识别。
4. 实操过程与核心环节实现：从打样到校准的72小时生死线
4.1 PCB高频布局实战：地平面不是“铺铜”而是“腔体”
高频PCB不是把地填满就行，而是要构建电磁屏蔽腔。我们的4层板叠构为：Top（信号）→ GND → PWR → Bottom（GND）。关键操作：
- 所有高速信号线（Start/Stop/RefCLK）下方GND层完整无分割，尤其避开BNC连接器焊盘下方——曾有队伍在此处挖槽散热，结果脉冲能量耦合到电源层，TDC误触发率飙升；
- BNC连接器外壳必须通过4颗0.3mm直径的过孔，以≤3mm间距紧密连接到GND层，形成360°屏蔽环。实测显示，若仅用2颗过孔，1GHz以上频段屏蔽效能下降25dB；
- 雪崩管供电路径独立：从LDO（TPS7A47）输出单独走线，经10μF钽电容+100nF陶瓷电容滤波后，再经22Ω磁珠供给雪崩管集电极。磁珠阻抗在100MHz达600Ω，有效隔离数字噪声。
注意：不要迷信“铺铜”面积。我们曾将GND层铺满，但未处理BNC焊盘下方，结果示波器抓到Start信号上有100MHz振铃。后来在BNC焊盘正下方GND层开窗，仅保留连接过孔的铜皮，振铃消失。高频世界里，“留空”有时比“填满”更有力。
4.2 系统校准四步法：没有校准的TDR只是高级示波器
TDR数据不准，90%源于校准缺失。我们建立标准化四步校准流程：
第一步：零点校准（Zero Delay）
短接BNC输出端，用TDC测量Start到Stop的固有延时。此时反射波路径最短（≈0），测得值记为T₀。所有后续测量值均减去T₀，消除PCB走线延时。
第二步：距离校准（Velocity Factor）
用已知长度L=10.00m的RG58电缆（标称VF=0.66），测得往返时间T₁，则实际传播速度v=2L/T₁，介质等效VF=v/c。实测得VF=0.652，与标称值偏差1.2%，此值写入MCU固件参与距离计算。
第三步：阻抗校准（Open/Short Compensation）
分别接入高精度开路校准件（SMA open）和短路校准件（SMA short），记录反射波幅值A_open、A_short。计算反射系数Γ=(A_open-A_short)/(A_open+A_short)，用于后续阻抗计算修正。
第四步：噪声基线校准（Baseline Subtraction）
在无电缆连接时，采集1000次Stop信号，取平均值作为基线噪声模板。每次测量时，原始波形减去此模板，大幅提升弱反射信号的可识别性。
这套校准流程耗时约40分钟，但能让100m测量误差从±3m压缩到±0.15m。没做校准的队伍，决赛答辩时被评委问“为何测10m电缆显示12.3m”，当场哑火。
4.3 软件算法关键实现：从原始时间戳到故障点坐标的转化
MCU软件不是简单显示时间，而是执行物理量转化：
// 伪代码：TDC返回原始计数值raw_count uint32_t raw_count = read_tdc_register(); float time_ns = (raw_count * 22.0f) / 1000.0f; // 转为纳秒 float distance_m = (time_ns * 0.5f * VF * 3e8) / 1e9; // 距离 = 时间×速度/2 // 但直接显示distance_m会跳变，需加滑动窗口滤波 static float dist_history[10] = {0}; dist_history[head] = distance_m; head = (head + 1) % 10; float avg_dist = 0; for(int i=0; i<10; i++) avg_dist += dist_history[i]; avg_dist /= 10; // 最后做阈值判定：反射波幅值 > 噪声均值3倍，才认定为有效故障点 if(amp_reflection > 3.0f * noise_rms) { lcd_show_fault_point(avg_dist, impedance_calc(amp_reflection)); }其中impedance_calc()函数基于反射系数Γ计算：
$$ Z_L = Z_0 \cdot \frac{1+\Gamma}{1-\Gamma} $$
但Γ不能直接用原始幅值，需先经基线校正：Γ = (A_ref - A_baseline) / (A_incident - A_baseline)。A_incident是入射脉冲幅值，通过在脉冲源输出端分压采样获得。这个细节决定了能否区分“50Ω→75Ω突变”和“50Ω→开路”，前者Γ=0.2，后者Γ=1.0，算法必须敏感捕捉。
5. 常见问题与排查技巧实录：那些让冠军队熬夜到凌晨三点的Bug
5.1 典型问题速查表：症状、原因、现场处置
| 现象 | 可能原因 | 快速验证法 | 解决方案 |
|---|---|---|---|
| 测量值随温度升高持续漂移 | RefCLK晶振温漂大；TDC芯片未加散热片 | 用手捂住TDC芯片，观察漂移是否加剧 | 更换TCXO温补晶振；TDC芯片背面贴导热硅胶垫 |
| 10m内测量正常，50m后反射峰模糊 | 脉冲上升沿过缓；BNC连接器介质损耗 | 用示波器探头直测BNC输出，看tr是否>500ps | 更换SRD二极管（如SMK-30）；BNC改用PTFE介质连接器 |
| 开路测量显示“短路” | 终端匹配电路运放自激；Stop信号过冲 | 示波器看Stop信号是否有振铃 | 运放输出端串10Ω电阻；Stop线上并联2pF电容 |
| LCD显示距离乱跳 | TDC供电纹波大；MCU时钟抖动 | 用示波器测TDC VDD，看是否有100mVpp纹波 | LDO输出端增加10μF钽电容；MCU时钟改用外部晶振 |
| 测已知短路电缆，显示距离为0 | Start信号未真正触发TDC；BNC中心针虚焊 | 用逻辑分析仪抓Start引脚，确认脉冲发出 | 检查雪崩管基极驱动电路；重新焊接BNC中心针 |
5.2 独家避坑技巧：来自三次电赛失败的血泪总结
- “BNC不是螺丝刀拧紧就行”：我们曾用普通螺丝刀大力拧紧BNC，导致介质支撑环碎裂，电缆插入后阻抗突变为35Ω。正确做法是用扭矩扳手，设定0.9N·m（RG58标准值），手感“咔哒”一声即停。没有扭矩扳手？用两把尖嘴钳，一把固定连接器外壳，另一把轻旋螺纹套，凭经验控制力度。
- “示波器探头是TDR的敌人”：调试时想用10x探头测BNC输出？探头电容（15pF）会与电缆并联，彻底改变阻抗特性。必须用专用TDR探头（如Tektronix P6137），或直接用SMA转接头连入示波器50Ω输入。
- “校准件不是摆设”：开路校准件必须是SMA open，不是剪断电缆裸露铜丝——裸露铜丝有辐射损耗，等效为容性负载，校准值失真。短路校准件必须是SMA short，不是用锡球短接——锡球引入电感，高频下呈感性。
- “最后10分钟别碰硬件”：决赛前夜，队员为提升精度，把TDC的RefCLK晶振换成更高频型号，结果第二天全部测量值系统性偏大。事后发现新晶振负载电容不匹配，起振相位偏移。记住：稳定性永远优先于理论性能。
5.3 实测性能对比：我们的装置 vs 商用入门级TDR
为验证设计价值，我们用Keysight FieldFox N9912A（商用便携TDR，售价约8万元）对比测试同一段100m RG58电缆（含1处人为制造的75Ω接头）：
| 指标 | 我们的装置 | Keysight N9912A | 差异分析 |
|---|---|---|---|
| 距离分辨率 | 0.42m | 0.38m | 差异0.04m，在100m量程内可忽略 |
| 阻抗测量精度 | ±3.2Ω（50Ω点） | ±1.8Ω | 主因是我们的TDC量化误差+运放噪声，但满足题目±5Ω要求 |
| 开路点识别能力 | 可识别≥0.3m的开路 | 可识别≥0.1m | 商用设备有更优信噪比，但0.3m已覆盖题目要求 |
| 功耗 | 1.2W（电池续航8h） | 18W（需外接电源） | 自主设计在便携性上碾压 |
| 成本 | ￥487 | ￥79,800 | 成本仅为商用设备的0.6% |
这个对比不是为了证明“我们比商用的好”，而是印证：在题目约束下，用扎实的高频工程实践，完全能逼近商用设备的核心能力。电赛的本质，从来不是堆料，而是用智慧把有限资源用到极致。
6. 扩展应用与工程启示：从比赛装置到产线诊断工具
这个装置做完后，我们把它带到学校广电实验室，帮他们诊断一条300m长的演播室SDI视频线。传统方法是分段断电测试，耗时4小时；我们接上BNC，30秒内定位到第87.2m处有压接不良——剥开护套，果然发现BNC插头内芯焊点虚焊。那一刻，我意识到TDR的价值远超比赛：它让“看不见的故障”变成“屏幕上的坐标”。
后续我们做了两个实用扩展：
- 自动报告生成：MCU通过USB转串口，将测量数据发给PC端Python脚本，自动生成PDF报告，含距离-阻抗曲线、故障点照片（用手机拍BNC接头）、维修建议。产线工人只需按报告操作，无需理解TDR原理。
- 多通道并行测量：在H7上启用第二个TDC通道，同时测两路电缆。用继电器矩阵切换，一台设备可管理20路安防监控线，替代20台万用表。
这些扩展没写进电赛报告，但它们才是工程落地的真相——比赛是起点，不是终点。真正的高手，永远在思考“这个电路板，明天能不能帮工厂省下十万维修费”。
我个人在实际使用中发现，TDR最反直觉的一点是：它测的不是电缆本身，而是电缆与测量系统构成的“整体阻抗链”。所以每一次更换BNC线、每一次环境温湿度变化，都可能让校准值漂移。后来我们给每台设备配了一个温湿度传感器，校准参数随温度动态补偿，误差进一步压缩到±0.08m。这个小改进，是我在凌晨三点盯着跳变的数据时，突然想通的——原来电磁波的速度，也会被空气里的水分子拖慢一点点。
