一台 45W 的电源适配器样机摆在测试台上，空载功耗在 75mW 和 210mW 之间来回跳，轻载时变压器还会发出细碎的"吱吱"声，把负载加到 1.8A 就开始掉压。换了一颗主控芯片，同样的变压器、同样的外围，问题全没了。这类事在反激电源开发里太常见了，核心往往不在变压器，而在你手里那颗反激式转换器IC——OB2280、OB25132、OB25133、OB25134 这几个型号经常被放在同一个料号池里做兼容设计，但它们的门限、驱动能力、保护点并不完全一样。
这篇东西不讲教科书上的反激原理推导，而是按一个实际做过几十款 18W~65W 适配器的人的视角，把 OB2280 这类原边反激控制器从"读规格书"到"算参数"到"选后缀"到"调样机"的整条链路拆开讲一遍。适合已经能看懂原理图、但每次算 CS 电阻都要翻半天笔记的人，也适合刚接手二供切换、被"管脚一样为什么不能直接替"卡住的硬件工程师。
1. 先把这类控制器IC在电路里到底"管什么"说清楚
1.1 反激拓扑的三拍动作，对应芯片内部的三个模块
反激的每一个开关周期都在重复三件事：原边 MOS 导通，电流从输入经变压器原边线性上升，能量存进磁芯；MOS 关断，副边二极管或同步整流管导通，磁芯里的能量通过副边释放给输出电容和负载；能量放完后，原边漏感与 MOS 的寄生电容开始振铃，漏源电压会出现一个往下凹的谷底。OB2280 这类控制器的工作，就是把这三拍踩准。
芯片内部大致分三块：一块是启动与供电管理，负责从高压侧取电把 VDD 电容充到启动阈值，之后交给辅助绕组自供电；一块是调制与驱动，根据反馈信号决定这一周期什么时候关断 MOS，并把驱动信号放大到能推动外部 MOS 的电流；一块是采样与保护，逐周期盯着 CS 脚上的电压，一旦超过门限立刻关断，同时监视 VDD、反馈脚、温度等状态，异常时拉低驱动并进入打嗝或锁死模式。理解这三块的分工，后面所有参数计算都能对上号——你算的每一个电阻电容，其实都是在给这三块模块配外围。
1.2 谷底开通和频率反走，为什么现在的芯片都在做
早期的反激控制器就是固定频率的电流模 PWM，简单但损耗大。现在 OB2280 这一代基本都会带谷底开通（业内也叫准谐振或 QR 控制）：MOS 关断后，芯片通过辅助绕组或者专门检测脚观察漏源电压的振铃，等到谷底再开通。这么做的好处很直接——漏源电压在谷底时最低，开通瞬间 MOS 寄生电容上要放掉的电荷 Qoss 少，开通损耗相应降低，同时 dv/dt 变小，辐射 EMI 也会好一截。
另一个标配是频率反走：满载时频率跑到 65kHz 左右，负载变轻之后频率逐渐下降，降到某个点之后进入 Burst 模式，也就是"打一阵子停一阵子"。为什么要这么做？开关损耗和频率基本成正比，轻载时把频率降下来，开关次数少了，效率自然上去；到了极轻载，Burst 模式把工作的时间占比压到很低，空载功耗才能压到 75mW 以下，满足主流能效规范对空载功耗的要求。
注意：Burst 模式听起来很美好，但它同时也是轻载啸叫的根源。Burst 的重复频率一旦落进 2kHz~8kHz 这个音频区间，变压器磁芯就会跟着一起振，声音就出来了。后面第 5 节会专门讲怎么把这个频率挪出去。
1.3 别把"控制器IC"和"集成MOS的电源芯片"混为一谈
OB2280 属于控制器，芯片里没有功率 MOS，MOS 是外挂的。这一点在选型和算参数时差别很大。集成 MOS 的芯片（业内常说的"内置开关管"方案）把 MOS、驱动、控制器塞在一个封装里，外围极简，缺点是散热受限、功率做不大、MOS 参数不可调；控制器加外挂 MOS 的方案，散热、耐压、导通电阻全都可以按需选，15W 到 100W 都能覆盖，代价是外围器件多一些、布板要求高一些。
OB25132/OB25133/OB25134 和 OB2280 属于同一个大类的原边反激控制器，管脚定义基本一致，这也是为什么很多做二供的团队会把它们放进同一张兼容料表。但"管脚一致"只解决了能不能贴上去的问题，没解决贴上去之后环路稳不稳、保护点对不对、轻载行为一样不一样的问题。
2. 拿到芯片，规格书里真正要抄下来的参数只有这几组
2.1 供电与启动特性：VDD 窗口决定辅助绕组怎么绕
这是最容易被跳过、又最容易翻车的一组参数。需要关注四个数：启动阈值、关断阈值（UVLO）、启动电流、工作电流。启动阈值和关断阈值之间有几十毫伏到一伏多的回差，这个回差就是芯片设计者留给你的安全余量——VDD 掉到关断阈值以下，芯片会停止输出并重新进入启动流程，也就是常说的"打嗝"。
启动电阻或高压启动脚的取值，本质上是在算一笔账：启动电流乘上限流路径的等效阻抗，要能在允许的启动时间内把 VDD 电容从 0 充到启动阈值，同时这个充电过程本身的损耗要小。用高压启动脚（HV）的芯片，启动阶段靠内部电流源从高压母线取电，省掉了传统两只串联启动电阻的持续功耗，空载功耗能低不少。辅助绕组的设计则要保证在最低输出电压、最轻负载的情况下，辅助绕组整流后的电压仍然高于 UVLO 关断阈值，否则会出现"启动起来又掉下去"的循环。
| 参数项 | 典型范围（以规格书为准） | 对设计的影响 |
|---|---|---|
| VDD 启动阈值 | 十几伏量级 | 决定 VDD 电容充电时间和辅助绕组匝数 |
| VDD 关断阈值 | 低于启动阈值若干伏 | 决定轻载/短路时会不会反复重启 |
| 启动电流 | 微安到毫安量级 | 决定启动电阻取值和启动时间 |
| 工作电流 | 毫安量级 | 决定辅助绕组供电能力和 VDD 电容容量 |
| 最大占空比 | 常见 0.45~0.8 | 直接限制最低输入电压下的功率输出能力 |
2.2 驱动与开关特性：Qg、驱动电流和栅极电阻的三角关系
驱动能力通常用拉电流和灌电流表示，单位是安培。选 MOS 的时候不能只看导通电阻和耐压，还要看总栅电荷 Qg。驱动损耗 P = Qg × Vdrv × fsw，一只 Qg 为 30nC 的 MOS，在 15V 驱动、65kHz 下，驱动损耗就是 30n×15×65k ≈ 29mW，这部分损耗全部由芯片内部驱动级承担，会转化成芯片的温升。
另一个隐藏指标是驱动输出电压钳位。有些芯片内部会把驱动高电平钳在 10V~12V，有些接近 VDD。高电平越高，MOS 导通电阻越低，但驱动损耗和 dv/dt 也越大，EMI 更难压。栅极电阻的取值就是在开通损耗、关断尖峰和 EMI 之间做平衡：栅极电阻大，开关变慢，dv/dt 小，EMI 好，但开关损耗上升、效率下降；栅极电阻小则反之。我的经验是先按 10Ω 起步，看漏源波形上的振铃和效率曲线，再往 4.7Ω 或 22Ω 调。
2.3 采样与保护特性：CS 门限、前沿消隐、斜坡补偿三者是连在一起的
CS（电流采样）脚是整颗芯片里最"忙"的引脚。它要在每个周期里完成三件事：判断峰值电流到没到限流点、给电流环提供反馈、以及在异常时触发过流保护。围绕它有三个参数必须一起看。
CS 限流门限：这是算采样电阻的分母，但要注意它通常带有温度系数和批次公差，规格书上一般会给最小值、典型值、最大值三档，算电阻的时候要留余量。
前沿消隐时间（LEB）：MOS 开通瞬间，CS 电阻上会出现一个由容性尖峰引起的窄脉冲，如果不屏蔽掉，芯片会在每一周期刚开通时就误判过流。前沿消隐就是在这段时间内让比较器"闭眼"。LEB 时间越长，抗干扰越好，但代价是这段时间内真正的大电流也检测不到，实际限流点会偏高。如果 LEB 偏长而你的周期又很短（高频方案），这个偏差就不能忽略了。
内置斜坡补偿：电流模控制在占空比超过 0.5 时会出现次谐波振荡，解决办法是在 CS 信号上叠加一个斜率。芯片把斜坡补偿做在内部，好处是省了外围，代价是它同时也抬高了 CS 脚上的等效电压，实际限流点会比"门限除以电阻"算出来的低。
经验提示：算 CS 电阻时，把公式算出来的值再往下调 10%~15%，让实际限流点比设计峰值电流高出 15%~20%。这样变压器的感量公差、MOS 的导通时间偏差、门限的批次离散都能被吃掉，不会出现"一批样机里总有几台提前限流"的情况。
3. 用 OB2280 搭一台 45W 适配器：从算匝比到定采样电阻
3.1 先定反射电压和匝比，再回头核 MOS 耐压
反射电压是副边电压折算到原边的等效值，Vor = n × (Vout + Vf)，其中 n 是原副边匝比，Vf 是副边整流管的压降（用同步整流的话就是 MOS 的导通压降）。Vor 取多少，是一场三方谈判。
Vor 取高了，同样的占空比下能传更多功率，原边电流小，铜损低；但 MOS 的漏源电压 = 输入母线电压 + Vor + 漏感尖峰，Vor 越高，MOS 耐压压力越大。Vor 取低了，MOS 轻松，但原边峰值电流大，MOS 导通损耗和变压器铜损都上升。工程上常见的取值是 80V~120V 这个区间。
拿 45W、20V/2.25A 输出的适配器举例。最低输入按 90VAC 算，整流滤波后的母线最低电压大约 100V（考虑电容纹波）。取 Vor = 82V，则匝比 n = 82 / (20 + 0.5) ≈ 4，也就是原边 4 匝对副边 1 匝的关系（实际绕制按整数匝安排）。
MOS 耐压核算：最高输入 264VAC 时母线峰值约 373V，加上 Vor 82V，再加漏感引起的尖峰。RCD 吸收设计得当的话尖峰控制在 80V~100V，总电压约 535V~555V。选 650V 的 MOS，留 95V 以上余量，属于比较舒服的设计。如果把 Vor 提到 110V，总电压就上到 580V 以上，必须靠更狠的 RCD 吸收去压尖峰，而 RCD 压得越狠，吸收损耗越大，效率就越难看。
3.2 用 DCM 能量守恒反推感量和峰值电流
先判断工作模式。原边导通时间 ton 和副边导通时间 toff 的比值等于 Vor 比 Vin，这是反激的基本关系。要让变换器在最低输入满载时刚好工作在临界模式（DCM 边界），需要 ton + toff = T。
设开关频率 65kHz，周期 T = 15.4μs，取最大占空比 D = 0.45，则 ton = 6.93μs，toff = ton × (Vin / Vor) = 6.93 × 100 / 82 = 8.45μs，加起来 15.38μs，刚好卡住一个周期。这说明在这个设计点上，满载时刚好触到临界模式，负载再轻一点就进入 DCM。这个设计点是比较理想的——满载不进入深度 CCM，避免了右半平面零点和环路设计的麻烦。
峰值电流用平均输入功率和占空比反推。输出 45W，假设效率 88%，输入功率 Pin = 51W。DCM 下输入平均电流等于峰值电流乘以占空比的一半，所以：
Ipk = 2 × Pin / (Vin_min × D) = 2 × 51 / (100 × 0.45) ≈ 2.27A
原边感量同样由能量守恒给出。每周期传递的能量是 ½·Lp·Ipk²，乘上频率就是输入功率：
Lp = 2 × Pin / (Ipk² × fsw) = 2 × 51 / (2.27² × 65000) ≈ 305μH
绕制时取 300μH，公差控制在 ±10% 以内。这两个数（Ipk ≈ 2.3A，Lp ≈ 300μH）就是后面所有参数的基准。
3.3 CS 采样电阻怎么算，为什么不能直接门限除峰值
假设规格书给的 CS 限流门限典型值是 0.8V（具体数值以你手上的规格书为准）。天真算法是 Rcs = 0.8 / 2.27 = 0.352Ω。但这个值直接用会出问题。
第一个问题来自变压器感量公差。如果来料感量只有 270μH，同样的导通时间下峰值电流会上升约 6%（Ipk 与 1/√Lp 相关，实际受环路影响更接近线性），限流点就在额定负载附近了。第二个问题来自芯片门限本身的离散，规格书的 min/max 往往有 ±5% 到 ±10%。第三个问题来自内置斜坡补偿带来的等效抬升，以及 LEB 导致的检测窗口缺失。
把这三点叠起来，通常需要给额定峰值电流留 15%~20% 的余量。取目标限流点 Ipk_limit = 2.27 × 1.18 ≈ 2.68A，对应：
Rcs = 0.8 / 2.68 ≈ 0.30Ω
选 0.30Ω 的 1% 精度电阻，功率按 I_rms² × R 估算，并留足降额。实际用 1206 封装、0.5W 的合金电阻比较稳，温漂小，长时间满载时阻值变化也小。
下面这段脚本可以快速迭代不同输入电压、Vor 和占空比下的参数，改几个数就能看到结果：
# 反激关键参数快速估算 Pout, eff = 45.0, 0.88 Vin_min, Vin_max = 100.0, 373.0 # 最低/最高母线电压(V) Vor = 82.0 # 反射电压(V) Vout, Vf = 20.0, 0.5 fsw = 65e3 D_target = 0.45 n = Vor / (Vout + Vf) # 原副边匝比 Pin = Pout / eff Ipk = 2 * Pin / (Vin_min * D_target) Lp = 2 * Pin / (Ipk**2 * fsw) ton = D_target / fsw toff = ton * Vin_min / Vor T = 1 / fsw print(f"匝比 n = {n:.2f}") print(f"峰值电流 Ipk = {Ipk:.2f} A") print(f"原边感量 Lp = {Lp*1e6:.0f} uH") print(f"ton = {ton*1e6:.2f} us, toff = {toff*1e6:.2f} us, T = {T*1e6:.2f} us") print(f"临界模式余量 = {(T - ton - toff)*1e6:.2f} us") print(f"建议 CS 电阻 = {0.8 / (Ipk * 1.18):.3f} ohm")3.4 外围那几个容易被忽略的小件
VDD 限流电阻：辅助绕组整流后经过一个限流电阻给 VDD 电容充电。这个电阻太小，VDD 电容上的电压在负载跳变时会冲高，超过芯片的过压点会触发保护；太大则带不动芯片工作电流，尤其在满载高频时。一般用几十欧姆量级，实测时用示波器看满载到空载跳变时 VDD 的上冲幅度再定。
RCD 吸收：电容取值太大，吸收太狠，效率掉；取值太小，尖峰压不住，MOS 危险。经验做法是先按经验值放一个，然后边看漏源波形的尖峰高度，边微调电容。二极管一定要用快恢复的，慢管在关断瞬间会被反向电流拖着走，吸收效果大打折扣。
栅极电阻：前面提过，10Ω 起步。如果发现漏源波形上有严重的振铃，不要急着加 RC 吸收，先把栅极电阻加大，很多振铃是驱动太快引起的。
Y 电容：位置和容量直接影响共模噪声。容量太大会增大漏电流，太小压不住共模干扰。这部分只能靠实际测，纸上算不出来。
4. OB25132、OB25133、OB25134 三个后缀该怎么挑
4.1 同平台衍生型号，差异通常落在哪几个参数上
芯片厂商做同一个平台衍生出多个后缀型号，是很常见的做法。同一颗裸片通过不同的修调（trim）或不同的封装组合，出来几个管脚兼容的版本，差异集中在少数几个参数上。做兼容设计的时候，要把这几个维度逐一列出来对比：
| 对比维度 | 常见差异形式 | 对你的设计意味着什么 |
|---|---|---|
| CS 限流门限 | 不同档位 | 采样电阻要重算，限流点会变 |
| 驱动能力 | 拉/灌电流不同 | 能带的 MOS Qg 上限不同，驱动损耗不同 |
| 开关频率档 | 固定值或可调范围不同 | 变压器感量、EMI 频段都要重看 |
| VDD 工作范围 | 启动/关断阈值不同 | 辅助绕组匝数可能不够，轻载会掉电 |
| 保护阈值与延时 | OVP/OLP 点及消抖时间不同 | 短路、过载时的行为不一样 |
| 软启动时间 | 不同 | 输出电容上的冲击电流和建立时间不同 |
这张表的意思不是让你去猜具体数值，而是告诉你做二供或者替代设计时，必须逐行去规格书里把这两颗芯片的对应数值抠出来比。管脚一样、封装一样，不代表门限一样。我曾经遇到过一颗替代料，管脚完全兼容，但 CS 门限高了 8%，直接导致原来那批变压器的样机全部提前限流，输出掉到 18V。
4.2 按功率等级和 MOS 选型的对照流程
选后缀不要一上来就比参数，先把自己的需求框定住，再反向去筛。我一般走这么五步。
第一步，定功率等级和拓扑约束。15W~30W 用 65kHz 左右的频率配小感量变压器；45W~65W 要考虑散热，频率可以降到 50kHz~65kHz，把开关损耗压一压。
第二步，定 MOS。MOS 的耐压前面算过了，剩下看 Qg 和导通电阻。Qg 越小驱动越轻松，但通常意味着芯片面积小、导通电阻大。选完之后，把 Qg 乘以驱动电压再乘以频率，算出驱动损耗，和芯片允许的驱动能力对一下。
第三步，用峰值电流定 CS 门限。你的目标限流点大概是额定峰值的 1.18 倍，采样电阻在 0.2Ω~0.5Ω 之间比较常见（太小则噪声敏感，太大则损耗高）。反过来推出你需要的 CS 门限落在哪个范围，然后看三个后缀里哪个门限最合适。
第四步，核 VDD 窗口。辅助绕组整流后的电压，在最低输出电压和轻载下是否仍高于关断阈值，在最高输出电压和满载下是否低于过压点。这三个后缀如果 VDD 窗口不一样，辅助绕组匝数就得跟着调。
第五步，核保护点。输出过压保护点、过载保护延时、短路保护的打嗝周期，这些决定的是"出问题时整机怎么表现"，直接关系到能不能过测试。
4.3 二供或替代设计必须补做的五项验证
管脚兼容只是入场券，真正决定能不能量产的，是下面这五项验证。
环路稳定性。不同后缀的误差放大器跨导、内部斜坡补偿斜率可能不同，同一套补偿网络挂上去，相位裕度可能从 60° 掉到 35°。用频谱分析仪或者带环路测试功能的示波器，在满载、半载、轻载三个点上各扫一次伯德图，相位裕度争取都在 45° 以上，增益裕度 10dB 以上。
限流点实测。别信计算，直接做。用电子负载从空载慢慢加到输出开始掉压，记录那一点的输出电流。三颗后缀各测五台样机，看离散度。
启动时序。用示波器同时抓 VDD、输出电压和 CS 波形，看软启动过程中有没有过冲、有没有二次启动。不同后缀的软启动时间不一样，输出电容大的时候差异会很明显。
轻载与空载行为。空载功耗、Burst 频率、有没有音频噪声，这三项必须实测。同一套变压器在不同后缀上，Burst 频率可能落在完全不同的位置，一台安静一台啸叫。
EMI 与温升。传导和辐射都跑一遍，重点看 150kHz~1MHz 这一段，开关频率变化会直接改变谐波位置。温升测满载两小时，芯片表面和变压器绕组各测一个点。
5. 上电之后最容易翻车的几个现象和排查链路
5.1 反复重启：从 VDD 供电链一路往上查
现象是输出电压建立到一半就掉下去，然后又开始爬升，周期性地循环，示波器上 VDD 是一条锯齿波。
排查顺序是这样的。先看 VDD 波形本身，确认它的上限能不能超过启动阈值。如果每次都是爬到启动阈值以下就掉，说明启动供电不足，检查启动电阻取值、高压启动脚有没有正常工作、VDD 电容是不是漏电大。如果 VDD 能启动起来但很快掉到关断阈值以下，那就是辅助绕组供电没跟上，重点查三件事：辅助绕组同名端是不是接反了（这个错极其常见，接反之后辅助绕组整流出来的是负电压）、辅助绕组整流二极管的恢复速度够不够、VDD 限流电阻是不是太大导致带不动工作电流。
还有一种情况是 VDD 电压正常但芯片仍然反复重启，这时候要看 CS 脚有没有异常脉冲，可能是过流保护在反复触发。
5.2 轻载啸叫：把 Burst 频率挪出音频区
啸叫的本质是 Burst 重复频率落在了人耳敏感区间。定位方法很简单：把负载从满载慢慢往下调，同时用示波器看 CS 波形或者变压器原边电流波形，找到开始出现脉冲群的位置，量一下脉冲群的重复周期。
解决路径通常有三条。第一条是调 CS 采样电阻或者反馈环路的补偿，改变进入 Burst 的临界点，让 Burst 频率整体上移或下移。第二条是调整变压器的感量或者匝比，让轻载时的反射电压变化，间接改变 Burst 频率。第三条是改变吸收电路参数，RCD 电容大一点，MOS 关断时的振铃衰减快一点，Burst 的触发条件会跟着变。
提醒：有些情况下啸叫不是来自 Burst，而是变压器本体在开关频率下共振。判断方法是把耳朵贴近变压器，如果声音频率明显高于音频（用手机拍慢动作视频看振动），那就是磁芯或骨架的机械共振，需要靠浸漆和骨架结构解决，改电路没用。
5.3 满载提前限流：算漏了门限降额和前沿消隐
现象是输出电流还没到额定值，电压就开始往下掉，CS 波形上能看到峰值被压在一条水平线上。
先确认是真的限流还是环路问题。把负载固定在那一点，看 CS 波形上有没有被削顶。如果削顶，那就是限流点偏低，检查这几处：采样电阻是不是实际值比标称大（用四线法量）、CS 脚的 RC 滤波时间常数是不是和前沿消隐时间打架（滤波时间太长会把峰值削掉）、变压器感量是不是偏低导致峰值电流上升、内置斜坡补偿的等效抬升是不是没算进去。
还有一个隐蔽的原因：CS 走线的布局。如果 CS 采样电阻的地端没有单独回到芯片的地，而是和大电流地共用一段，采样信号上会叠加大电流地的压差，芯片看到的电流比实际大，提前限流。这种问题在原理图上完全看不出来，只能靠改板和对比测试。
5.4 效率差一截：RCD 和驱动电阻是重灾区
效率不达标的时候，先测三个点：最低输入满载、额定输入满载、满载两小时后的温升。如果低压满载效率特别差，问题多半在原边导通损耗和 RCD 吸收损耗上。RCD 电容大一点效率就掉一点，把电容和电阻都调小，同时盯住漏源尖峰不要超 MOS 耐压的 90%。
如果高压满载效率差，重点在开关损耗和驱动。栅极电阻从 10Ω 降到 4.7Ω，开关变快，损耗下降，但 EMI 可能恶化，需要在两者之间找平衡点。
如果是全负载段效率都差，先量副边整流管的压降，肖特基的压降会吃掉不少效率，考虑换同步整流。再量变压器的铜损，看绕组线径是不是太细、层数是不是太多。
5.5 保护误动作：OVP 和 CS 噪声
保护误动作的表现是整机在正常工作时突然停机，等几秒又自己恢复。这类问题最难受，因为不一定能复现。
输出过压保护的误触发，通常是负载跳变时输出电容上的电压冲过头。解决方向是增大输出电容、加一级小的 LC 滤波、或者调整反馈环路的响应速度，让动态过冲降下来。
CS 噪声引起的误过流，特征是在某些特定的输入电压或者特定的负载点上偶发。用带宽足够的示波器看 CS 波形，如果峰值上有毛刺，加一个 100pF~470pF 的滤波电容到地，同时检查 CS 走线是不是太靠近驱动走线或者 MOS 的漏极。
6. 从样机到量产：一致性、余量和切换清单
6.1 参数公差叠加之后，到底该留多少余量
单看一颗芯片的参数公差，感觉也就是几个百分点，但实际系统里这些公差是叠加的。CS 门限公差 ±5%、采样电阻公差 ±1%、变压器感量公差 ±10%、芯片内部振荡频率公差 ±5%、辅助绕组匝数公差、输出整流管压降随温度的变化，全部叠起来，最坏情况下的限流点可能比典型值低 20% 以上。
这就是为什么前面反复强调，算采样电阻时要把目标限流点定在额定峰值的 1.15~1.2 倍。这不是保守，是在为量产的一致性买单。做样机时公差可能是正向的，量产的几千台里总会有落在反向极端的那几台，你要保证那几台也能正常工作。
同样道理，VDD 电压范围的设计余量至少要留 ±20%，实际经常留到 30%。
6.2 变压器是最大的变量，没有之一
在所有物料里，变压器的一致性最难控制。感量公差、漏感公差、匝数比、绕线工艺、层间绝缘、气隙研磨的一致性，每一项都会影响电气性能。同样是标称 300μH 的变压器，不同批次之间漏感可能差 30%。
针对这一点，实操上有三个做法。一是把感量公差在图纸上明确写清楚，不要含糊地写"标称值"，要写测试条件和允许范围。二是尽可能用同一家供应商的同一套绕线工艺，换供应商必须重新做验证，不能只看感量对不对。三是在设计阶段就给漏感留出空间，RCD 参数按最坏漏感来配，而不是按样机那台漏感最小的来配。
6.3 一份可以直接抄的二供切换检查表
把前面散落的内容收成一张表，下次做替代设计的时候照着走一遍。
| 检查项 | 具体动作 | 判定标准 |
|---|---|---|
| 管脚与封装 | 逐脚核对定义与封装尺寸 | 完全一致 |
| CS 门限 | 取 min/typ/max 三档对比 | 差额小于 5%，否则重算采样电阻 |
| 驱动能力 | 对比拉/灌电流与 Qg 上限 | 满载驱动损耗不超芯片额定 |
| VDD 窗口 | 对比启动/关断/过压阈值 | 辅助绕组在最坏工况下仍有余量 |
| 开关频率 | 对比频率与调制曲线 | 变压器与 EMI 滤波无需大改 |
| 环路参数 | 实测三个负载点的伯德图 | 相位裕度大于 45°，增益裕度大于 10dB |
| 保护点 | 实测 OVP、限流、短路行为 | 与原型一致，打嗝周期可接受 |
| 轻载行为 | 空载功耗、Burst 频率、噪声 | 功耗达标，无音频噪声 |
| EMI | 传导与辐射全项复测 | 满足原有余量要求 |
| 温升 | 满载两小时 | 芯片与变压器温升不超原设计 5℃ |
这张表里的每一项，都是我在实际切换过程中被坑过一次才补上去的。最容易被跳过的往往是"轻载行为"和"温升"，因为样机阶段不太明显，等上了产线或者客户反馈才暴露出来，那时候改动的代价就大了。
最后说个我自己的习惯：每做一款新的反激电源，我都会在实验记录本上建一页，把 CS 门限、VDD 窗口、开关频率、实测限流点、空载功耗、满载温升这几个数记下来，写上日期和当时用的变压器批次。几年下来这本子就是最靠谱的选型依据——规格书上写的是典型值，本子上记的是你自己实测出来的边界。
