1. 先把125K读卡器射频电路这件事说清楚
做125K读卡器硬件的人，绕不开一个词：射频电路。可你要是拿这个去问刚入行的硬件工程师，很多人第一反应是"这不就是个线圈加驱动吗"。真上手调过的人都知道，这话对一半——线圈确实简单，但要让它稳定地把微弱信号传回来、还要在金属干扰里读得远、读得准，射频部分的每一个参数都得抠。这篇就把125K读卡器硬件射频电路从原理到实操完整过一遍，包括天线谐振计算、发射驱动选型、接收解调链路、编码解码和调试踩坑，适合正在做门禁卡、动物标签、工业读写器这类低频读卡硬件的朋友，也适合想补射频基础的嵌入式硬件工程师。
先把概念对齐。125K指的是125kHz，属于低频（LF）RFID，对应ISO/IEC 18000-2里的FDX-A那一类，常见工作在125kHz，另一支是134.2kHz的FDX-B。它和13.56MHz的高频卡（比如常见公交卡、二代证那类）是完全两套物理机制，别混着设计。125K靠的是近场磁耦合，读写器和卡片之间本质上是一对松耦合的变压器。读写器这边的天线线圈通上125kHz交流电，在周围建立交变磁场；卡片内部也有一圈小线圈，靠感应这个磁场取电，再把内部存的数据通过负载调制的方式"反向"传给读写器。整个过程没有电磁波辐射，就是磁场，这也是为什么125K能穿透水、灰尘、非金属材料，门禁、动物耳标、产线托盘识别里用了这么多年还没被淘汰。
一块125K读卡器板子上，射频部分实际要解决三件事。第一件是把125kHz的载波信号高效地灌进天线线圈，让磁场足够强，这是发射通路。第二件是捕捉卡片负载调制带来的那点极其微弱的幅度变化，从几十伏的载波上"抠"出毫伏级的调制信息，这是接收通路。第三件是让天线回路工作在谐振状态，既要场强大、又要带宽够，还要在卡片靠近、金属靠近时不像脱缰野马一样失谐。这三件事互相牵制，任何一个参数调偏，表现就是读不远、读不稳、或者干脆读不到。所以别把射频电路当成孤立的线圈，它和电源、MCU、滤波、布局是一整套系统。
方案选型上，目前主流分两条路。一条是分立方案：MCU出125kHz方波，经MOS管推挽驱动天线LC回路，接收侧自己做包络检波、放大、比较整形，最后进MCU解码。另一条是专用芯片方案：用EM4095、U2270B、HTRC110这类低频读写前端芯片，芯片内部集成了驱动、检波和解调，MCU只需要通过SPI或普通IO读写数据。两条路我都做过，各有取舍，下面会展开。选型不是越集成越好，也不是越分立越灵活，关键看你的量、成本和读卡距离要求。
2. 天线与谐振回路：整个射频电路的地基
2.1 电感量和谐振电容到底怎么算
天线回路的灵魂是LC谐振。125K读卡器的天线就是一个电感L，并联或串联一个谐振电容C，让回路在125kHz附近谐振。谐振频率公式很基础：
f = 1 / (2π × √(L × C))
其中f是谐振频率，单位Hz；L是电感，单位H；C是电容，单位F。
举个例子，手上绕了一个天线电感L = 1.08mH，想谐振在125kHz，那电容应该是多少？先算 √(L×C) = 1/(2π×125000) = 1.273×10⁻⁶，平方得 L×C = 1.621×10⁻¹²。把L = 1.08×10⁻³ H代进去，C = 1.621×10⁻¹² / 1.08×10⁻³ = 1.50×10⁻⁹ F，也就是1.5nF。这就是一组非常典型的参数，很多现成的125K天线都是1mH配1.5nF左右这个量级。
实际绕制天线的时候，电感量由线圈的直径、匝数、线径、匝间距共同决定。经验公式（近似，仅做初值估算）：
L(μH) ≈ (N² × d) / (40 × (d/2 + h))
这里N是匝数，d是线圈平均直径，h是线圈厚度，单位都是cm或mm要统一。这个式子误差不小，我一般用来估个初值，然后用LCR表实测再微调。因为实测永远比算的准，尤其是PCB铜箔线圈，介质影响很大。
绕好线圈、焊上电容之后，一定要用电桥或者LCR表实测谐振点。最土也最靠谱的办法：把天线和一个已知容值的电容并联，用信号发生器扫频，看天线两端电压最大点在哪，那个频率就是谐振频率。或者用带频率扫描功能的LCR表直接读。实测出来偏了就把电容拆下来换，或者用两个电容并联微调。
2.2 Q值到底取多少才合适
谐振回路的Q值是绕不过去的参数，它同时影响场强和带宽，是设计里最需要权衡的地方。Q值定义：
Q = ω₀L / R = 1 / (ω₀CR)
ω₀是2π×125kHz，R是回路等效串联损耗电阻。Q值越高，相同激励下天线上的循环电流越大，磁场越强，理论上读卡距离越远。但Q值太高有个致命问题：带宽太窄。带宽公式：
BW = f₀ / Q
假设Q=20，f₀=125kHz，那么BW = 6250Hz，也就是6.25kHz。可125K卡的数据率是多少？以最常见的EM4100为例，它用RF/64分频，数据率约1953bps，方波数字信号主要能量集中在几kHz以内。如果带宽只有6kHz，调制信号的边带被削掉，接收端看到的包络会拖尾、变形，解码就容易出错。反过来Q取太低（比如小于8），场强不够，距离缩水。
我实践下来的经验：125K读卡器天线回路的Q值取10到25之间比较稳妥，多数设计落在15到20这个区间。门禁那种近距离、要求抗干扰的场合可以往高走，追求读卡距离的可以适当降到12左右换带宽。这个没有标准答案，得根据你用的卡片协议、数据率和目标距离去试。
Q值还受负载影响。空载时Q值最高，卡片一靠近，耦合进来相当于在回路里加了个负载电阻，Q值立刻下降。所以设计时要留裕量，别让空载Q值贴着临界点。
2.3 谐振电容的选型是个隐藏坑
谐振电容我单独拎出来讲，因为这是新手最容易翻车的地方。很多人随手拿个普通的瓷片电容焊上去，结果读卡距离时好时坏，温度一变就不稳。问题出在两个地方：材质和耐压。
材质上必须选NP0/C0G。X7R、Y5V这类高介电常数电容的容量随电压和温度变化很大，你算好1.5nF，加上几十伏谐振电压后容值可能掉一大截，谐振点直接跑偏。C0G介质温度系数接近零，容值稳定，是谐振回路的唯一选择。容量精度至少选±5%，有条件的选±2%。
耐压方面更关键。天线回路谐振时，电容和电感两端会承受远高于电源电压的电压，实测常见在20V到60Vpp这个量级，具体取决于供电、Q值和限流设计。如果你拿个50V耐压的普通电容，某些工况下就被击穿了，或者容值剧烈漂移。我一般直接选100V或更高的C0G电容，省得事后返工。这一点在很多参考设计里都不写，但确实是量产一致性的大头。
3. 发射驱动电路：怎么把125kHz正弦波喂给天线
3.1 推挽H桥驱动的原理和死区
发射通路的核心任务是把MCU输出的125kHz方波，转成能驱动天线的强电流信号。最常用的是推挽（半桥或全桥H桥）驱动：两个MOS管一上一下，交替导通，把直流电源切成方波加在天线回路上。因为天线是LC回路，它对125kHz的基波呈现高阻（谐振时），对方波里那些125kHz的高次谐波呈现低阻，等于把方波的高次谐波滤掉了，最后天线上得到的就是接近正弦的波形。
H桥驱动有两个细节必须处理好。第一是死区时间：上下两个MOS管切换时，要留一个极短的时间让两个管子都关断，否则上下同时导通就直通短路，一烧一大片。死区时间一般取几百纳秒到1微秒，具体看MOS管的开关速度。第二是栅极驱动能力，方波频率125kHz对应周期8微秒，边沿如果太缓，方波不方，谐波成分不够，基波幅度也会掉。
我自己做的时候，如果是小功率近距离，直接用MCU的引脚加一级驱动就能推半桥；要读得远就上全桥，用专门的栅极驱动芯片或分立的三极管图腾柱来推MOS管。全桥的好处是天线两端得到的电压摆幅接近±VCC，磁场强度翻倍。
3.2 驱动MOS管的选型与栅极电阻
驱动管不用选耐压特别高的，12V以内的低压逻辑电平MOS就够，关键看几个参数：导通电阻Rds(on)要小（几十毫欧级别），栅极电荷Qg要小（开关快），封装散热要好。常见的做法是选Vgs(th)低于2V的逻辑电平管，这样能被3.3V或5V的GPIO直接驱动（如果电流够的话），否则就要加栅极驱动。
栅极电阻是调速和抑制振铃的工具。栅极串一个几欧到几十欧的电阻，可以减缓开关边沿，降低EMI和振铃，但边沿太缓又会增加开关损耗、降低基波幅度。我的经验是先按10Ω起步，用示波器看栅极波形，如果有明显的过冲和振铃就加大，如果边沿爬升超过200ns导致驱动能力不足就减小。这个值要实测着调，没有万能数。
另外MOS管漏极和源极之间、天线两端，适当加RC吸收或者TVS钳位，防止谐振过压把管子打穿。特别是负载突变（比如卡片快速靠近再离开）时，回路能量回灌，电压尖峰可能很高。
3.3 限流和过压保护怎么做
天线回路在谐振时等效阻抗很高，但一旦失谐或者电容短路，回路阻抗骤降，电流会急剧增大。所以发射通路一般会串一个限流电阻，或者用电感分压、变压器耦合来限制电流。限流电阻的选择要权衡：阻值大，保护效果好但驱动效率低、场强弱；阻值小，场强强但失去保护。常见做法是用零点几欧到几欧的功率电阻，同时监控天线电流。
过压保护方面，我会在天线两端并联一个双向TVS，钳位电压选在谐振正常工作峰值电压的1.5倍左右。这样正常工作时TVS不导通，异常时能吸收能量。这个措施在量产环境里非常重要，因为现场各种卡片、金属、潮湿环境都会让天线工况偏离实验室条件。
4. 接收解调链路：从几十伏载波里抠出毫伏级信号
4.1 包络检波和低通滤波参数怎么定
接收是整个125K读卡器射频电路里最难的部分。卡片返回的数据是靠负载调制实现的：卡片内部按数据切换一个负载电阻，让卡片线圈的等效阻抗变化，反过来影响读写器天线的电压幅度，形成微弱的幅度调制。这个调制有多弱？天线载波幅度可能几十伏，调制带来的变化可能只有几十毫伏到几百毫伏，也就是百分之零点几到百分之几的调制深度。要从这么大的载波上把这个小变化提取出来，非常考验电路设计。
第一步是包络检波。最常见是用一个二极管加RC网络，或者用精密整流电路。原理是二极管单向导电，把载波的正半周（或负半周）充进电容，电容上的电压跟随载波包络变化。检波二极管的选型有讲究，要用肖特基二极管（比如1N5819这类），因为它的正向压降低、结电容小、恢复快，适合125kHz这种频率。普通整流管压降大，会吃掉本来就微弱的信号。
检波后面的RC低通是关键中的关键。这个低通要滤掉125kHz载波残留，只留下数据包络。截止频率选取原则：远低于载波频率125kHz，又要高于数据率。以数据率约2kbps（信号主要能量在几kHz以内）为例，截止频率取10kHz到20kHz比较合适。截止频率公式：
f_c = 1 / (2π × R × C)
比如要10kHz截止，选R=10kΩ，则C = 1/(2π×10000×10000) = 1.59nF。R和C的乘积定了，具体数值的选取还要考虑前级的输出阻抗和后级的输入阻抗。R太小会加载前级，R太大又容易受后级输入偏置电流影响。
4.2 放大与比较整形的设计
检波后的信号幅度可能只有几毫伏到几十毫伏，必须放大。我用得最多的是两级运放：第一级做交流放大，增益几十到上百倍；第二级做进一步放大兼带通滤波。运放要选低失调、低噪声、增益带宽积足够高的，比如很多通用运放都能胜任，关键是增益带宽积要大于（增益×信号带宽）的几倍，否则信号被放大后失真。
放大到伏特级别之后，进比较器整形。比较器把模拟包络变成干净的数字方波，送给MCU解码。比较器的参考电平设置很关键：设太高，小信号过不来；设太低，噪声也当成信号。常见的做法是动态阈值——用天线载波的整流平均值作为参考，或者用峰值检波加衰减。这样随着场强变化，判决门限自动跟随，能显著提高读卡距离和抗干扰能力。
比较器输出最好经过施密特触发器（或者用带滞回的比较器配置）整形，避免在信号边沿反复抖动。滞回窗口不能太大，否则会吞掉真正的数据跳变。
4.3 数字解调方案：ADC采样加软件处理
这几年我越来越倾向把解调往数字侧挪。方案是：天线电压经过简单的缓冲和抗混叠滤波后，直接送MCU的ADC采样，采样率取400kHz到1MHz（对125kHz载波至少3到8倍过采样），然后在MCU里做数字带通、包络检波、判决。这样做的好处是模拟电路的调试量大幅减少，阈值、滤波参数全在软件里改，抗干扰策略也灵活。
代价是对MCU的算力和ADC速度有要求，而且数字方案同样绕不开天线前端的那点模拟调理——你得保证送进ADC的信号在量程内、没有严重失真。还有一点，ADC方案对电源和地噪声极其敏感，射频板和数字部分的地要处理好，否则采样到的全是噪声。这种方案适合有一定软件能力的团队，纯硬件的活儿轻了一半，活儿挪到了固件上。
5. 编码协议与MCU解码
5.1 EM4100的数据帧结构
市面上最常见的125K只读卡是EM4100系列（兼容TK4100等），搞懂它的数据格式，解码就有了目标。EM4100的数据帧一共64位，在曼彻斯特编码下传输，数据率等于载波分频，常见是RF/64即约1953bps，也有RF/32的。帧结构大致是这样的：
- 前9位是引导头，全是1，用来让接收端同步时钟、锁定数据率；
- 接着是10组数据，每组由4位数据和1位行偶校验组成，共50位；
- 然后是4位列偶校验；
- 最后1位停止位，是0。
那10组数据里的40位，通常组织成5个字节，代表1个字节的版本号加4个字节的卡号。每次收到一帧，把引导头对齐，按曼彻斯特规则解出每一位，再做奇偶校验，校验通过才算有效卡号。这个流程看起来很机械，但实际调试时，同步没对齐、位宽判断错误是最常见的问题，后面会讲。
5.2 曼彻斯特解码的实现思路
曼彻斯特编码的规则是：每一位的中间一定有一次电平跳变，用跳变的方向区分0和1。比如约定从低到高跳变代表1，从高到低代表0（或者反过来，看具体定义）。这种编码自带时钟信息，接收端不用单独传时钟，但也意味着对采样精度和边沿检测要求高。
用MCU做解码，我的思路一般有两种。一种是定时器捕获跳变边沿，测量两个跳变之间的时间，如果等于一个位宽就是数据边沿，等于半个位宽就是位中间的跳变，据此判断位值和复位同步。另一种是固定间隔定时采样，把比较器输出按远高于数据率的频率采样，然后在软件里做游程解码。第一种资源省、鲁棒性好，是我更常用的路子。
关键点是位宽的动态跟踪。因为读写器和卡片的振荡器都有误差，位宽不是恒定的，得用一个数字锁相环（软件PLL）或者滑动平均，让采样点始终追着实际位宽走。我一开始图省事用固定位宽，结果不同批次的卡有的能读有的读不到，后来加了位宽自适应才稳定下来。这个坑很典型，值得专门提醒。
6. PCB布局与调试实录
6.1 布局上的几条硬规矩
125K读卡器射频部分的PCB布局，直接影响你能不能读远。天线线圈如果是PCB铜箔印的，走线要尽量宽、尽量均匀，匝间间距一致。谐振电容必须紧挨天线线圈的引脚，走线越短越好，因为这条线上的电流很大，引线电感会改变实际谐振点。发射驱动的大电流回路面积要尽量小，减小辐射干扰和环路电感。
接收链路要和发射回路拉开距离，特别是检波、放大那一段，走线要短、要远离天线。模拟地和功率地要分开，最后单点连接，别让发射的大电流在模拟地上产生压降。地平面尽可能完整，但天线正下方一般要挖空，避免涡流损耗和失调。电源去耦电容挨着每个有源器件的电源脚放，别集中放在板子一角。
还有一点常被忽略：天线线圈附近的金属结构、螺丝、屏蔽罩都会吸收磁场、改变电感量，装配好的整机谐振点和裸板测试往往不一样。所以要么留可调的谐振电容位（并联多个小电容，装配后按需增减），要么结构设计时就把天线远离金属。
6.2 调试步骤和测量方法
调试建议按顺序来，别一上来就抓解码，那样容易一团乱。
第一步，单独测发射。断开接收侧，只给驱动电路上电，用示波器看天线两端波形，确认频率是125kHz左右、波形接近正弦、幅度正常。频率偏了调谐振电容。这里要注意，示波器探头有输入电容（一般十几皮法），直接搭在天线上会明显改变谐振，测量时要么用高阻低容探头，要么用一个小电容分压后再测量。
第二步，测调制深度。拿一张卡靠近天线，看天线电压幅度有没有变化，变化范围就是调制深度。正常应该能看到明显的幅度起伏。如果几乎没变化，要么场强不够，要么卡片没被激活，先解决发射问题。
第三步，测接收链路。逐级看检波后、放大后、比较器后的波形，从后往前推，哪一级信号不对就查哪一级。比较器输出应该是有明显高低电平的方波串，用示波器能直接看出数据帧的形状。
第四步，联调解码。把比较器输出接到MCU，用逻辑分析仪或者调试口把解码结果打出来，和已知卡号核对。
6.3 常见问题速查表
调试中反复遇到的问题我整理成一张表，按现象查原因比较快：
| 现象 | 可能原因 | 处理方向 |
|---|---|---|
| 完全读不到卡 | 天线没谐振、驱动没输出、接收链路断 | 从发射波形逐级往后查，先确认载波和调制深度 |
| 读卡距离短 | 场强不足、Q值偏低、限流电阻偏大 | 提高供电、优化Q值、减小限流电阻 |
| 只有卡片贴很近才读得到 | 接收灵敏度不够、比较器阈值太高 | 提高放大增益、改用动态阈值判决 |
| 部分卡能读部分读不到 | 位宽固定、数据率没自适应 | 加软件PLL自适应不同卡的位宽 |
| 温度变化后读卡不稳 | 谐振电容温漂、普通介质电容 | 换成C0G/NP0电容 |
| 金属靠近就失效 | 金属吸收磁场、天线失谐 | 天线远离金属、加谐振补偿 |
| 误读、读到乱码 | 噪声大、阈值抖动、电源干扰 | 改善地平面、加滞回、加强去耦 |
| 长时间工作发热 | 驱动管直通、限流不足 | 检查死区、加大限流、散热 |
这张表基本覆盖了我在门禁和工业读写器项目里遇到的八成问题。真正难的是那些"偶尔才出"的间歇性故障，那种多数是电源噪声、地环路或者接触不良，得靠长时间的稳定性测试去复现和定位。
最后分享一点调试的私人体会。125K读卡器这东西，纯看理论容易低估现场环境的复杂性，我在实验室里读30厘米很稳的板子，装到金属机箱里可能只剩几厘米，甚至因为机箱结构改变了天线参数而彻底失效。所以从设计第一天起就要把天线和结构一起考虑，别最后再补。另外，天线谐振点这东西不要迷信"算准就行"，实际测出来的谐振频率才作数，多留几个谐振电容位、多做几次整机状态下的实测，比什么都强。做低频读卡，慢工出细活，急不来。
