ATE直流参数测试全解析：从开短路到IDDQ，量产必备指南-平芜编程栈

做ATE测试这一行的人，基本都有过这样的经历：新项目接手，第一份测试计划书打开，排在最前面的不是复杂的向量测试，而是开短路、漏电流、输出高低电平这一串直流参数测试项。很多刚转岗的测试工程师容易忽略这块，觉得电流电压测一测谁不会，结果程序上了量产线，每天冒出来一堆莫名奇妙的fail，查来查去才发现是直流测试里某个参数没设对、某个等待时间不够，或者multisite之间相互串扰。

这篇文章就是围绕ATE测试里的直流参数测试来写的。它是什么、为什么重要、具体测哪些项目、程序怎么搭、量产现场常见的坑有哪些，我都会挨个拆开讲。不管你是刚入行的ATE测试工程师，还是准备从直流测试转向量测试的验证开发人员，这篇文章都应该能帮你把脑子里那些零零散散的知识点串成一条线。

1. 直流参数测试到底在测什么

1.1 一次完整的静态体检：从“电性能”看芯片健康度

直流参数测试（DC Parametric Test）可以理解成给芯片做一次静态体检。它不关心芯片能不能执行指令、能不能跑逻辑运算，只关心一件事情：在当前稳定状态下，芯片各引脚的电压、电流关系是否符合设计预期。

为什么这很重要？因为芯片内部从焊盘（Pad）到核心电路，再到封装引脚，是一整条电气通路。如果这条通路本身有问题——比如某个引脚键合线断了、某个输入引脚内部ESD保护结构漏电、某个输出驱动管烧穿短路到地——那么后面再跑多复杂的向量测试、做多精细的功能验证，结果都会失真，甚至出现“功能测试时好时坏”的现象。更麻烦的是，功能向量fail时很难快速定位到是从哪个引脚进来的问题源。

直流参数测试的价值就在于：它是一种低成本、高信息量的筛选手段，在芯片逻辑功能验证之前先把物理层的电学缺陷捞出来。很多量产测试中的早期失效，比如Open Pin、Pin-to-Pin短路、电源对地漏电，都是靠这类测试抓出来的。这也是为什么datasheet上通常会有专门的DC Characteristics章节，测试工程师写test program时也会照着这一章来定义每一项的limit。

1.2 测试机的核心组件与两条测量套路

要理解直流参数测试，得先弄明白测试机上到底有哪些模块在干活。一台典型的ATE测试机，比如爱德万V93000、泰瑞达UltraFlex、华峰STS8200系列，虽然平台不同，但直流测试相关的硬件都可以抽象成这么几块：

DPS（Device Power Supply）：给芯片供电用的，负责提供VDD、VCC等电源电压，同时可以回读电流。
PMU（Precision Measurement Unit，精密测量单元）：可以理解成一个自带高精度电流表电压表的智能源表。它能force电压测电流，也能force电流测电压，是直流测试最核心的工具。
切换矩阵（Relay Matrix）：把机台上有限的PMU资源，通过继电器切换到不同的通道上，实现“一个PMU测很多引脚”。
PE/PPMU（Pin Electronics）：负责给数字引脚输出高速逻辑信号或捕获响应，部分机台还支持Per-Pin PMU，单引脚就能做直流参数测量。

直流参数测试本质上就是两种操作模式的组合：

FVMI（Force Voltage, Measure Current）：即加压测流。给某个引脚施加一个指定电压，然后测量流过该引脚的电流。输入漏电流、电源电流都是这类。
FIMV（Force Current, Measure Voltage）：即加流测压。给引脚灌入或抽取一个指定电流，然后测量该引脚的电压。开短路测试、输出高/低电平电压都是这类。

实际使用中，PMU还支持四线开尔文（Kelvin）连接，也就是Force和Sense分开走线。为什么要分开？因为测试线缆和探针是有接触电阻的，如果force和sense走同一条线，电流在线阻上产生的压降会被当成被测电压的一部分，导致测量偏大。分开之后，sense线上几乎没有电流，反馈回来的就是DUT引脚端的真实电压。这条经验在做低电压、大电流测试时尤其重要，比如测大功率电源芯片的输出压降，差个20毫欧就能让测量结果完全不可信。

1.3 为什么每个新项目都要从直流参数开始

很多测试工程师刚接触ATETest程序时，会把目光直接放到功能向量和时序测试上，因为那些看起来更“高级”、更接近芯片的实际使用场景。但从程序开发顺序和芯片失效的物理逻辑来看，直流参数测试永远是排在最前面的环节。

理由也很简单：直流参数测试是所有后续测试的基础。如果芯片的引脚连电源域都有问题，开路、短路或者漏电，那你根本不知道向量测试fail是因为功能逻辑错误，还是因为根本连信号都送不进去。先跑直流测试，把这些基础电学问题全部排除干净，后续的测试项才会有意义。

另外，直流参数测试通常还是最快拿到芯片“基本信息”的途径。芯片没上逻辑之前，通过开短路测试就能确认各个引脚有没有完好连接；通过IDD测试就能初步判断芯片的整体功耗是否正常。一个经验丰富的测试工程师，光看直流测试结果就能判断封装环节有没有异常。这也是为什么很多产线上，直流参数测试一旦大批量fail，第一反应不是查测试程序，而是去查前道工序或者封装厂。

2. 六大基础直流测试项目逐一拆解

2.1 开短路测试（OS Test）：每颗芯片量产第一道关卡

开短路测试（Open/Short Test）在业界也叫Continuity Test或Contact Test，是几乎所有数字芯片、混合信号芯片通吃的第一道测试项。它的目的非常直接：验证芯片每一个引脚与测试机通道之间是否存在良好接触、芯片内部是否有开路或短路。

原理并不复杂，靠的是I/O Pad上普遍存在的ESD保护二极管。每一个CMOS芯片的I/O引脚内部，通常都有一个接到VDD的阳极在上二极管和一个接到VSS的阴极在下二极管。正常情况下，这两个二极管是反向截止的，不会影响正常工作。测试时，测试机通过PMU给引脚施加一个强制电流，比如-100μA，也就是把一个电流从引脚往外抽。

如果引脚内部到VSS的二极管完好，那么电流会通过二极管到地，引脚电压就会被钳位在-0.6V到-0.8V附近。类似理解成一个水龙头，水流被强制从管道里抽走，但因为单向阀的存在，水压只能稳定在一个固定水位。如果测出来的电压接近0V，说明这个引脚在芯片内部已经和VSS短接了；如果测出来的电压非常负，比如-1.5V以下甚至达到PMU的compliancelimit，说明电流没地方去，大概率是这个引脚键合线断了，或者测试socket没有接触上。

这里有一个关键操作点：OS测试的limit千万别照搬datasheet，因为datasheet上一般不会写钳位电压的上下限，这是个工艺相关的参数。实操中常见的做法是设一个区间，比如-0.1V到-1.5V。低于-0.1V说明对地短路，高于-1.5V（绝对值过小）说明引脚开路。如果某些引脚同时有到VDD的钳位二极管，还可以用正电流测一遍，检查到VDD方向的连接。需要注意的是，对于电源引脚和地引脚，OS测试是无法通过二极管原理覆盖的，得额外用接触检查（比如施加一个微小电流测接触压降）来解决。

2.2 输出驱动能力：VOH/VOL与IOH/IOL

拿到一颗芯片的datasheet，直流参数表里一定有VOH和VOL这两项，分别代表输出高电平电压和输出低电平电压。简单说，就是当芯片的引脚被配置成输出高或输出低时，它实际能把这个引脚拉到多高的电压、多低的电压。

为什么要测这个？因为芯片的输出要接到下游器件，如果高电平输出达不到对方识别的高电平门槛，或者低电平输出不够低，下游就可能误判逻辑值，导致系统级功能异常。所以VOH/VOL本质上测的是芯片输出驱动管的电流能力和导通电阻。

实际测试方法通常是这样的：先用pattern设置芯片内部状态，把待测引脚配成输出，同时测量点为高或低。然后PMU按FIMV模式对该引脚强制一个规定电流，再测量引脚电压。比如VOH测试，如果datasheet规定IOH = -4mA（负号表示电流从芯片往外流出），PMU就从这个引脚抽4mA的电流，然后测引脚电压，要求大于等于2.4V（以3.3V LVCMOS接口为例）。VOL则反过来，PMU往引脚灌入4mA电流，测输出电压要求小于等于0.4V。

从实现上讲，VOH/VOL测试的关键在于：

必须先通过pattern把输出引脚配置到正确的状态。如果pattern还没跑通，输出状态不受控，测出来的电压就是乱的。
PMU在force电流时需要设compliancelimit，避免输出被强行拉过头损坏器件。比如force -4mA时compliance设到5.5V，防止驱动管被高压击穿。
对于不同的I/O标准（TTL、LVCMOS、LVDS），驱动电流和电压阈值差别很大，limit设置要逐项核对datasheet。

IOH/IOL和VOH/VOL在概念上是互为反向的一对测试。VOH/VOL是固定电流测电压，IOH/IOL则是固定输出电压测电流。举个例子：把输出脚force到2.4V（高电平的最小允许值），measure此时的电流，如果电流达不到-4mA，说明这个引脚的拉电流驱动能力不足，在重负载下输出电压会跌破规格。这类测试通常用在需要驱动重负载的IO口上，比如LED驱动、电源管理芯片的输出级。

2.3 输入漏电流：IIH/IIL与输入保护电路

输入漏电流测试测的是芯片输入引脚的电流泄漏情况，分两种情况：IIH（Input High Leakage Current）表示给输入引脚施加高电平时漏入引脚的电流；IIL（Input Low Leakage Current）表示给输入引脚施加低电平时从引脚漏出的电流。

正常情况下，CMOS输入引脚除了ESD保护二极管的反向漏电之外，内部栅极几乎不消耗电流，所以漏电流应该在纳安到微安级别。如果漏电流超标，通常是以下几种原因：输入保护二极管击穿、栅氧化层损伤、封装过程中引线污染导致漏电通道形成，或者芯片内部存在寄生结构被意外开启。

测试方法本身很简单：设置pattern把引脚配成输入模式，然后PMU按FVMI模式给引脚施加一个固定电压，比如VDD和0V，测量电流值。比如IIH测试时，输入脚force到VDD或datasheet规定的最大输入高电平（有时会稍微高于VDD一些），测量流进引脚的电流limit小于10μA。IIL同理，force到0V或最大输入低电平，测量流出电流的绝对值也要小于一定限值。

这个测试有几个容易踩的坑：

电压设错导致误测成功能外漏电。比如有的输入引脚内部有上拉/下拉电阻，此时漏电流本来就是毫安级别，limit要按上拉/下拉电阻折算后的值来设定，不能想当然按“CMOS无输入电流”处理。
测量等待时间不足。给大电容性引脚或者连接了较长测试线缆的引脚强制电压后，需要等待电压稳定，否则PMU测到的电流里混合了电容充电电流，数值会虚高一截。一般FVMI模式建议至少等500μs再采样，严格一点设1ms到2ms。
设置了不合理的电流compliance。force电压时PMU需要限制最大输出电流，通常设几毫安即可。如果设太大，碰到内部短路时可能二次损伤器件；设太小，电容充电会特别慢。

2.4 电源电流：IDD与IDDQ筛选

电源电流测试分两大类：一类是IDD测试，测芯片在特定工作状态下的电源电流；另一类是IDDQ测试，测CMOS芯片在静态条件下的电源漏电流。两者测的都是电源引脚上的电流，但用途不同：IDD关心的是功耗和正常工作能力，IDDQ则是非常高效的缺陷筛选手段。

IDD测试的典型做法是：通过DPS给芯片供上规格要求的VDD电压，然后用pattern把芯片设置成某个工作状态（比如全速运行、空闲模式、深睡眠模式），DPS回读电流值，和datasheet上的对应模式电流limit做比较。测试时要注意pattern跑到稳定状态后再去读电流，否则测到的是瞬态切换电流，和静态电流混在一起没法看。

IDDQ测试就更有意思了。CMOS电路的特点是不翻转时几乎没有动态功耗，静态漏电主要由晶体管亚阈值漏电、栅极漏电和反向偏置二极管漏电决定。当芯片内部存在缺陷时——比如栅氧化层针孔、金属残留形成的小电阻桥——IDDQ会显著增大。测试流程一般是这样的：用一段pattern把内部电路驱动到某个确定的逻辑状态，然后停止时钟，等待电源电流稳定后测一次IDDQ。很多公司会做多个IDDQ点，跑不同的pattern把不同的内部节点设置在固定电平，任何一个点电流超限都说明内部存在异常。

在实现上IDDQ有几个特别容易出问题的地方：

等待时间。IDDQ等待时间不够就测量，读到的大多是电容放电电流。实际经验是让DPS在force电压后先开启大电流快充模式，接近设定电压后再切到小电流范围做精密测量，等待时间视电源网络复杂度而定，一般3ms到10ms左右。
DPS量程切换。静态漏电流可能是几十微安，动态电流可能是几十毫安，如果TEST程序在同一个DPS上先测大电流又测小电流，一定要给继电器切换和DPS settling留出时间，否则量程残留误差会让IDDQ测出负数。
旁路电容的影响。负载板上为了稳压通常会放去耦电容，但这些电容在IDDQ测量时反而成了“干扰源”，因为DPS在量测时必须同时给电容充电。很多高端机台支持“Per-pin DPS快速切换”模式，目的就是压缩这段settle时间。

3. 直流测试程序开发实战：从一张datasheet到量产程序

3.1 程序开发的完整工作流

一个完整的ATE直流测试程序，通常按照这样的流程开发：

第一步，解读datasheet。把DC Characteristics表里的所有参数列一张清单，包括测试条件（temperature range、VDD、输入高/低电平定义）、limit类型（min/typ/max）、测试引脚范围。这一步是整个开发流程的基础，列得不全后面就得反复改程序。

第二步，建立Pin Map。打开测试机软件平台，建立从DUT引脚到机台通道的映射关系。这里面包含电源引脚、地引脚、信号引脚，还要为每个引脚指定它的电气特性（输入输出方向、可用的电压电流范围）。Pin Map是后面所有pattern和测试项的基础，一旦建错，所有测试数据都是错的。

第三步，配置DPS和PMU资源。确定哪几个DPS通道给哪些电源引脚供电，哪个PMU负责测量哪个引脚组。需要考虑DPS的电压/电流能力是否满足芯片规格，PMU的切换矩阵能不能覆盖所有需要测的引脚。

第四步，逐个开发测试项。每个测试项都包含三部分：测试条件（force值、pattern触发、等待时间）、测量动作（measure、采样次数）、判定逻辑（limit比较、bin分类）。这一阶段也是最耗时的，光开短路测试就可能要写几十个引脚。

第五步，组装Test Flow。把多个测试项按顺序组装成完整的测试流程，加上bin分级策略、温度循环逻辑、多site同步逻辑。

第六步，调试与验证。先用工程样片在手动模式下逐项跑通，检查数值是否合理，再把程序放到完整的量产流程里做repeatability、correlation验证。

实战里建议把整个开发过程区分成两个阶段：先在电脑上用仿真器过一遍逻辑，再到测试机上连板调试。很多测试机软件都提供“离线编程”模式，先把波形、测试项、limit都编好，上了机台只做参数微调，这样能节省不少机时。

3.2 一个实际测试项的参数设定与limit计算

以一颗3.3V供电、GPIO支持标准LVCMOS接口的芯片为例，假设其中一个GPIO脚要测试VOH，datasheet给出的规格是：

VDD = 3.3V ± 10%
VOH ≥ 2.4V，测试条件IOH = -4mA
VOL ≤ 0.4V，测试条件IOL = 4mA

在测试程序里这个测试项的定义大概是这个样子：

Pattern准备：预先写好一段pattern，把目标GPIO配置成输出模式，并让内部数据寄存器输出逻辑“1”。
PMU设置：工作在FIMV模式，强制电流-4mA，compliance电压设到3.8V（防止输出被拉过压），测量量程选在0V到3.6V之间保证分辨率。
测量动作：PMU触发后等待，一般设1ms的settling time，然后采样。
limit判定：设定lower limit为2.4V，upper limit可以不设（或者设到3.8V做保护性判断）。测出来的值如果落在区间内，判定PASS；否则FAIL，并且依据芯片bin table分到对应的失败Bin。

看起来逻辑很简单，但这里有个容易出问题的点——pattern让输出为“1”和PMU开始force电流之间，要不要有同步？如果不做同步，PMU可能在pattern还没跑到目标状态时就触发测量，读到的可能是中间状态或误配置状态下的电压值。所以测试项里通常要定义一个事件触发机制：让PMU等待pattern执行到某个标定点后再开始settle和测量。这个机制每个平台叫法不同（比如“vector trigger”“sync measurement”），但作用是同样的——保证测量动作发生在正确的电路状态上。

limit的设定里还有一个guardband（保护带）的概念。Datasheet写的是VOH≥2.4V，理论上程序直接用2.4V当limit就行。但量产时要考虑机台重复性、温度漂移、接触电阻波动，所以实际测试中工程师通常会往里收一点，比如设成2.5V甚至2.55V。这样datasheet spec 2.4V的产品在测试机判定时实际会比规格更严格，牺牲掉一点点良率换来的稳定性，量产跑久了就知道非常划算。反过来说，如果测试发现某批次芯片在guardband边界大批量fail，那就要评估是工艺波动还是测试系统偏移，而不是无脑松limit来“提升良率”。

3.3 多site并行测试的设计要点

现在量产测试为了提高产能，很少一颗一颗测，基本都是多site并行，常见的有2site、4site、8site甚至更高。直流参数测试在多site环境下有个很现实的问题：PMU资源不够用。

测试机里的PMU是一种高精度但比较“昂贵”的资源，机台不可能给每个测试通道都配一个独立PMU，更多时候是靠继电器矩阵把PMU在多个通道间分时复用。在多site场景下，如果所有site同时请求测同一个引脚，就可能出现资源冲突。解决思路大致有三种：

分时测量：同一个PMU轮流测多个site的同一项测试。时间上是串行的，但好处是测量精度一致，因为用的是同一个PMU、同一条校准链路。
独立PMU：每个site各分配一个PMU，真正并行测量。速度快，但占用资源多，只有在对测试时间极其敏感的case才会这么干。
混合模式：电源大电流用DPS并行测，精密小信号（比如漏电流、IDDQ）用PMU串行测。这也是量产程序里最常见的选择。

多site还有一个经常被忽略的问题：site之间的电学串扰。尤其是IDD和IDDQ这类电流测试，如果负载板上site A的芯片在上电瞬间产生了比较大的瞬态电流，电源走线阻抗上会有压降，site B的电源电压就会跟着抖动，最终两个site测出来的IDD数值都会有偏差。为了减少这类串扰，负载板设计上要在每个site的电源入口加去耦电容，程序上也要把电源建立时间和测量等待时间稍微拉长一些。

多site调试时还有一个工程师们常挂在嘴边的词：site-to-site correlation。就是拿同一批样片分别在site1、site2、site3、site4上跑一遍，看测试数据的分布是否一致。如果同一个样片在site1测VOH是2.42V，在site2测出2.39V，那么大概率是site2的接触电阻偏大，或者负载板走线阻抗有差异。这种情况下优先检查socket和contact pin，而不是急着改程序。

4. 量产现场常见问题与排查技巧

4.1 故障现象速查表

做ATE测试工程师，最怕的不是程序写不出来，而是程序在量产线上跑着跑着突然大面积fail，这时候你会被产线、工艺、品质三头追问。长期跟产线斗智斗勇之后，我把直流参数测试常见的异常现象整理成了一张速查表，基本能覆盖90%以上的现场问题。

故障现象	可能原因	排查方向
开短路测试大批量fail，电压接近0V	pin对地短路、ESD管击穿、socket接触短路	用万用表量socket pin间电阻，换一颗已知良品交叉验证
开短路测试fail，电压高于-1.5V	键合线断开、DUT未正常压入socket、socket弹簧针磨损	检查socket的contact pin是否塌陷，复测时重新放置芯片
单个pin漏电流超标	该pin外部走线污染、内部ESD损伤、程序force电压设错	先用万用表测该pin对VDD/VSS的二极管特性，再确认程序里的force值
所有pin漏电流普遍偏大	芯片受潮、负载板表面污染、湿度影响	烘烤芯片，用酒精清洗load board并烘干后再测
IDD整体偏大	DPS电压设得偏高、DUT进入了非预期的测试模式、pattern状态错	用示波器量DPS实际输出电压，检查pattern是否停在正确状态
IDDQ测量值忽大忽小	等待时间不足、旁路电容太大、DPS量程切换未稳定	拉长settle时间，降低DPS量程，检查负载板电容值
多site中某个site明显偏大	socket接触不良、multisite校准偏移、负载板局部走线异常	跑site相关性验证，单独用该site测已知良品对比
同一颗芯片反复测结果漂移	socket老化导致接触电阻增大、温度漂移	检查socket，记录机台温度，做repeatability统计

这张表看起来不难，但真正有经验的工程师会做一件事：fail发生的第一时间先保留现场数据，不要急着复测。因为一旦重新压测芯片，很多接触类问题就会被掩盖掉。先把fail时的数据详细记录，比如fail在哪个site、哪个测试项、哪个引脚、电压电流是多少，这些数据就是后续根因分析的第一手资料。

4.2 两个特别容易翻车的细节

第一个细节是电源顺序。有些芯片对电源上下电顺序极其敏感，比如IO电源必须先于核心电源、或者核心电源必须先上。如果在直流测试程序里没按datasheet规定的sequence来控制DPS上电，轻则测试电流异常，重则损伤芯片。我在实际项目里就遇到过，一个项目OPen Short测试偶尔fail，查了两天发现是DPS上电时序跟前一颗芯片不一样，导致某个引脚被反向偏置，PMU读到的电压是被电源拉过去的异常值。

第二个细节是PMU量程和采样精度。测微安级漏电流和测毫安级驱动电流时，PMU要切换不同量程。量程切换后PMU需要时间稳定，这时候如果掉头就去采样，读出来的数据会带偏置。调试时不管多忙，都要记住这个原则：每一次量程切换、每一次继电器动作之后都要预留足够的等待时间，一般建议至少500μs到1ms。有些机台支持“自动量程”模式，但自动量程本身也有切换延迟，不能盲目依赖。

另外提醒一点，量产程序的limit值不要随意调整。每一次调整limit都要有工程数据支撑，并且留下记录。因为产线一旦出现良率波动，工艺团队和品质团队第一件事就是查测试程序版本和limit变更记录。程序变更不规范，最后背锅的还是测试工程师。

5. 从直流参数转向量测试的衔接经验

5.1 直流测试结果如何指导向量调试

很多人问过一个问题：直流参数测试和后续的向量测试（功能测试、扫描测试）到底是什么关系？有没有可能跳过直流直接把向量调好？我的经验是：可以调通，但后面一定会补回来。跑向量之前不确认直流基本状态，等于蒙着眼睛考试。

先别急着上pattern，先用一个简单的“写1读1”向量去验证IO通路本身就存在问题。比如某颗芯片有32根数据线，你写了一个从0x00000000到0xFFFFFFFF的循环向量，发现总有几位读不对。这种情况下如果直流参数的OS Test早就跑过且全部PASS，那你可以放心去查时序或者内部逻辑；但如果OS Test还没跑或者fail，那很可能就是这几根数据线本身物理连接有问题。所以，直流测试不只是“产线第一站”，也是调试vector的第一参考坐标系。vector调不通时回头看直流数据，往往能减少一半的瞎猜。

在程序架构上，直流测试项和向量测试项往往不是完全割裂的。比如IDDQ测试就需要先用一段pattern把芯片内部状态驱动到指定逻辑，然后停时钟再做PMU测量。这类“pattern引导型直流测试”是连接直流测试和向量测试的一座桥梁，也是“ATE转向量”过程中最先需要掌握的复杂操作。它的关键在于：pattern部分必须正确地把电路状态驱动到位，直流测量部分必须正确地等待和采样。前后衔接稍有问题，IDDQ测出来的数据就没有任何参考价值。

5.2 一条完整的量产测试序列大概是这个样子的

为了让你对直流参数测试在整个ATE测试流程里的位置有个整体概念，我直接列一条典型数字芯片量产测试序列：

接触测试：确认所有site的芯片都放置正确、接触良好。
开短路测试（OS Test）：对每个I/O做二极管钳位检查。
IDD上电测试：确认上电后芯片没有整体短路或功耗异常。
输入漏电流测试（IIH/IIL）：排查输入引脚漏电。
输出电平测试（VOH/VOL、IOH/IOL）：验证输出驱动能力。
IDDQ静态漏电测试：多pattern点筛查内部缺陷。
功能向量测试（Functional Test）：验证芯片逻辑功能。
扫描测试/存储器BIST：针对片上数字逻辑做结构性测试。
AC时序测试（Setup/Hold/Propagation Delay）：验证时序指标。
最终成品测试：根据产品需求做温度测试、三温测试等。

可以看到，直流参数测试在序列最前面占了相当大的比例。它既是物理质量的过滤器，也是后续所有测试项能够正确执行的前提。在很多成熟产线上，前面1到6项的测试时间加在一起往往只占整个测试时间的30%左右，但它们决策出的fail bin数量却可能占总fail的60%以上。这也是为什么我说，直流参数测试虽然基础，但绝对值得花大精力把它做扎实。

多site量产时，前面这些直流项通常会在短时间内分批完成。比如说，先用接触测试快速筛查一遍所有site，再逐个site做完整直流项，最后所有site进入向量测试。这种分阶段设计还有个隐藏好处：如果某个site接触不良，能在第一时间被识别出来，而不会浪费后续的vector测试时间在空socket上。

做ATE测试这些年，我自己最大的心得是：直流参数测试从来不是“配几个电压电流值跑一下就完事”的简单工作。它是整个测试程序的骨架，也是量产现场最容易出问题、最需要耐心排查的环节。每次新项目开始写测试程序，我都会先把直流项的参数表反复核对三遍，再开始动pattern。很多在产线上折腾几天查不出来的问题，最后回头一看都出在最基础的直流测试条件上——不是force电压设错，就是limit方向搞反，再不然就是等待时间不够。

最后分享一个小技巧：在量产程序里把直流测试的原始测量值全部存下来，不要只存PASS/FAIL结果。这样一旦发生失效，你就能直接从数据里看到每颗芯片、每个引脚、每个参数的实际数值分布，做趋势分析、做fail分析、做multisite相关性分析都有据可依。这个习惯帮我省过无数次“重新复测一次才能查问题”的冤枉路，也建议所有刚入行的测试工程师从第一天就养成这个习惯。