1. 从“盲人摸象”到“开天眼”：AI 硬件设计辅助系统的视觉层到底在解决什么
搞硬件设计的兄弟都有个共识：画原理图、摆器件、拉线，这些活儿本身不难，难的是“看见”问题。一块六层板，上千个网络节点，几百个元器件，靠人眼去盯，盯到第三个小时基本就是“睁眼瞎”——明明短路了，你看着像开路；明明间距不够，你看着觉得还行。我做了十多年硬件，前五年在消费电子，后五年在汽车电子，踩过的坑能写一本《硬件工程师的自我修养》，但最惨的一次还是栽在“看不见”上：一个BMS采样板，差分走线间距差了0.05mm，打样回来EMC测试直接跪，整改花了两周，项目延期一个月。
所以当我第一次接触“AI硬件设计辅助系统”这个概念时，最让我兴奋的不是它能自动布线，也不是它能生成原理图，而是它“能看见”——看见人眼容易忽略的细节，看见设计规则背后的物理意义，看见一个改动会引发怎样的连锁反应。这一篇，我就专门聊聊这个“让AI看得见”的视觉层，它到底是怎么工作的，我们怎么用它，以及我在实际项目中踩过的那些坑。
提示：本文讨论的“视觉层”不是指AI生成图片，而是指AI系统对硬件设计文件（原理图、PCB布局、BOM、仿真波形）的解析、理解和可视化呈现能力。这是所有后续智能辅助功能的基础。
2. 为什么硬件设计需要“AI之眼”：传统工具的盲区与AI的切入点
2.1 传统EDA工具的“视力范围”到底有多大
先说说我们手里的家伙什。Altium Designer、Cadence Allegro、Mentor Xpedition，这些主流EDA工具强不强？强。但它们的“视觉能力”其实很有限。DRC检查能告诉你“间距小于6mil”，但它不会告诉你“这个间距在1GHz信号下会导致阻抗不连续”；ERC能告诉你“电源引脚没接”，但它不会告诉你“这个电源域的上电时序和隔壁的使能信号冲突了”。
我管这个叫“规则级视觉”——只能看见预设规则内的东西，规则外的盲区全靠人眼补。但人眼的带宽是有限的，一个熟练的硬件工程师，盯着屏幕看一天，有效识别率大概在70%左右，剩下的30%靠运气和打样后的调试。这就是为什么硬件设计总逃不过“改板”这个环节，一次成功率低得可怜。
AI的切入点就在这里。它不替代EDA工具，而是在EDA工具之上加了一层“语义级视觉”——能理解设计意图，能关联跨域信息，能发现规则之外的异常。举个例子：你在AD里放了一个LDO，输入5V输出3.3V，电流200mA。传统工具只检查封装对不对、引脚连没连。AI视觉层会去看：这个LDO的散热焊盘面积够不够？输入输出电容的ESR和容值组合会不会导致振荡？负载瞬态响应能不能满足后级芯片的电压容限？这些东西，传统工具看不见，但AI可以。
2.2 “看得见”的三个层次：从像素到语义再到意图
我总结下来，AI硬件设计辅助系统的视觉能力分三层，一层比一层深，一层比一层难。
第一层是像素级视觉。就是把原理图、PCB布局、波形图当成图像来处理，用CV（计算机视觉）技术识别元件符号、走线、过孔、丝印。这层技术相对成熟，但坑也不少。比如不同EDA工具导出的原理图风格差异巨大，AD的电阻符号是矩形，Cadence的是锯齿线，AI模型如果只训练了一种风格，换个工具就瞎了。我试过用某开源CV模型去识别Allegro的.brd导出图，识别率不到60%，后来换了针对EDA符号专门微调的模型才勉强到85%。
第二层是语义级视觉。不光要看见“这里有个电阻”，还要知道“这个电阻是10k上拉，连在I2C总线上，总线上还挂了三个从设备，总线电容可能超标”。这层需要把视觉识别结果和网表、BOM、器件手册关联起来，构建一个知识图谱。我见过做得好的系统，能把原理图上的每个网络都映射到PCB上的实际走线，再叠加电流、阻抗、时序约束，形成一个“可计算的设计视图”。
第三层是意图级视觉。这是最难的，也是最有价值的。AI不光要知道“这是什么”，还要理解“设计者想干什么”。比如看到一个DC-DC电路，AI要能推断出设计者的意图是“从12V降到5V，最大电流3A，效率优先”，然后基于这个意图去检查：电感选型对不对？反馈电阻分压比准不准？补偿网络合不合理？这层需要大量的设计案例训练，目前只有少数头部公司的内部工具能做到。
2.3 为什么“视觉层”是AI辅助硬件设计的第一块多米诺骨牌
很多人一上来就想让AI自动布线、自动布局，我觉得这是本末倒置。你连“看见”都做不到，怎么“动手”？视觉层是感知层，感知不准，后面的决策层和执行层全是空中楼阁。
我参与过一个AI辅助硬件设计的项目，初期跳过视觉层直接做自动布局，结果AI把去耦电容放到了板子边缘，离芯片引脚5厘米远。为什么？因为AI的“视觉”只看到了“这里有个电容”，没看到“这个电容是给这个芯片去耦的，必须靠近引脚”。后来我们回头补视觉层，把电容和芯片的关联关系建进去，布局质量立刻上了一个台阶。
所以我的观点很明确：AI硬件设计辅助系统，视觉层是地基，地基不牢，地动山摇。这一篇就专门讲这个地基怎么打。
3. 拆解“AI之眼”的核心技术栈：从文件解析到知识图谱
3.1 设计文件的“翻译官”：多格式解析与归一化
硬件设计文件格式之多，堪称工程师的噩梦。原理图有.SchDoc、.DSN、.sch，PCB有.PcbDoc、.brd、.pcb，仿真波形有.csv、.raw、.wlf，BOM有.xlsx、.csv、.xml。AI视觉层的第一步，就是把这些五花八门的格式统一成一种内部表示。
我目前用的方案是“中间格式+适配器”模式。中间格式用JSON Schema定义，包含元件、网络、引脚、属性、几何信息五大类。每个EDA工具写一个适配器，负责把原生文件转成中间格式。这个方案的优点是扩展性好，加新工具只需要写适配器；缺点是适配器的工作量巨大，尤其是Allegro的.brd格式，二进制且不公开，解析起来极其痛苦。
注意：如果你打算自己搭这套系统，建议先从KiCad入手。KiCad的文件格式是开放的文本格式，解析难度最低，适合验证流程。等流程跑通了，再啃Altium和Cadence的硬骨头。
解析完之后要做归一化。什么叫归一化？就是把不同工具里的同一种东西统一命名。比如“电阻”在AD里叫Resistor，在Cadence里叫RES，在BOM里可能叫R_0402_10K_1%。归一化之后，AI才能跨工具、跨项目地学习和推理。
3.2 从图像到网表：CV识别与OCR的实战组合
有些场景下，我们拿不到原始设计文件，只有截图或PDF。比如看竞品板子、看老项目的归档文件、看供应商的参考设计。这时候就需要CV识别和OCR上场了。
我的实战组合是这样的：先用目标检测模型（YOLO系列或DETR）定位元件符号和文字区域，再用OCR（PaddleOCR或Tesseract）识别文字，最后用图神经网络（GNN）推断连接关系。为什么用GNN？因为原理图上的连接关系本质是一个图结构，元件是节点，走线是边，GNN擅长处理这种关系推理。
实测下来，这套组合对清晰截图的识别率能到90%以上，但对模糊PDF或手绘草图，识别率会掉到60%以下。所以我的建议是：能用原始文件就别用图像，图像识别是最后的手段。如果非要用，一定要加人工复核环节，AI标出可疑区域，人来确认。
3.3 构建硬件知识图谱：让AI理解“这个电阻是干什么的”
识别出元件和连接关系只是第一步，真正的“看见”是理解。这就需要知识图谱。
我构建知识图谱的思路是“三层本体”：第一层是物理层，描述元件的封装、引脚、电气特性；第二层是功能层，描述元件在电路中的角色，比如上拉、去耦、分压、滤波；第三层是意图层，描述设计者的目标，比如“这个LDO要给MCU供电，要求纹波小于10mV”。
构建方法上，我用了“规则+学习”的混合策略。规则部分，把常见的电路拓扑（比如Buck、Boost、LDO、分压、RC滤波）写成模板，匹配上了就自动打标签。学习部分，用历史项目的数据训练一个分类模型，对规则覆盖不到的电路进行推断。
这个知识图谱一旦建起来，AI的“视力”就上了一个维度。它不再只是看见“R23是一个10k电阻”，而是看见“R23是I2C总线的上拉电阻，总线上挂了三个从设备，总线电容约50pF，上拉电阻偏大，可能导致上升沿变缓”。
3.4 可视化呈现：怎么把AI的“看见”翻译成人能看懂的东西
AI看见了，但工程师看不见AI看见了什么，那等于白搭。所以可视化呈现是视觉层的最后一公里。
我目前的做法是“三层叠加视图”：底层是原始设计文件（原理图或PCB），中层是AI的识别结果（用半透明色块标注元件和网络），顶层是AI的推理结论（用气泡或侧边栏展示问题和建议）。工程师可以切换图层，也可以点击某个元件查看AI的详细分析。
这里有个坑：信息过载。AI如果一次性标出200个问题，工程师直接崩溃。我的经验是分级呈现：红色是致命问题（必须改），黄色是警告（建议改），蓝色是提示（仅供参考）。默认只显示红色和黄色，蓝色折叠。这样工程师的注意力不会被淹没。
4. 手把手搭建一个简易版“AI视觉层”：从零到跑通的完整流程
4.1 环境准备与工具选型：别一上来就搞大模型
如果你是个硬件工程师，想自己试试AI视觉层，我建议从轻量级方案开始。别一上来就搞大模型，那是烧钱的无底洞。我的推荐配置如下：
| 组件 | 推荐选型 | 理由 |
|---|---|---|
| 编程语言 | Python 3.10+ | 生态最全，CV和NLP库都支持 |
| EDA解析 | KiCad Python API + 自定义Altium解析器 | KiCad开放，Altium用的人多 |
| CV框架 | OpenCV + YOLOv8 | 轻量，训练快，社区活跃 |
| OCR | PaddleOCR | 中文支持好，精度高 |
| 图分析 | NetworkX | 轻量，适合中小规模网表 |
| 知识图谱 | Neo4j Community | 免费，Cypher查询语言易学 |
| 可视化 | Plotly Dash + SVG | 交互性好，能嵌入网页 |
这套配置的总成本（不算人力）几乎为零，全是开源或免费版。我用自己的笔记本（32G内存，RTX 3060）跑过完整流程，解析一个500元件的原理图大概需要3秒，识别加推理再加2秒，完全可接受。
4.2 第一步：把原理图“喂”给AI——文件解析实操
以KiCad为例，原理图文件是.sch，本质是S表达式。解析代码如下：
import re from dataclasses import dataclass, field from typing import List, Dict @dataclass class Component: ref: str value: str footprint: str pins: Dict[str, str] = field(default_factory=dict) @dataclass class Net: name: str connections: List[str] = field(default_factory=list) def parse_kicad_sch(filepath: str): with open(filepath, 'r', encoding='utf-8') as f: content = f.read() components = {} nets = {} # 提取元件（简化版，实际需处理嵌套结构） comp_pattern = r'\(comp \(ref "([^"]+)"\) \(value "([^"]+)"\) \(footprint "([^"]+)"\)' for match in re.finditer(comp_pattern, content): ref, value, footprint = match.groups() components[ref] = Component(ref, value, footprint) # 提取网络（简化版） net_pattern = r'\(net \(code "\d+"\) \(name "([^"]+)"\)' for match in re.finditer(net_pattern, content): net_name = match.group(1) nets[net_name] = Net(net_name) return components, nets # 使用 comps, nets = parse_kicad_sch('my_project.sch') print(f"识别到 {len(comps)} 个元件，{len(nets)} 个网络")这段代码是简化版，实际KiCad的.sch格式更复杂，建议直接用KiCad官方的Python API（kicad-skip或kiutils库）。Altium的解析更麻烦，.SchDoc是OLE复合文档，需要用olefile库先解出二进制流，再按Altium的私有格式解析。我花了大概一周才把Altium的解析器写稳定。
实操心得：解析器一定要写单元测试。我一开始没写，结果一个格式变动导致所有元件都解析成了“R?”，排查了半天。后来每加一个EDA工具，先写20个测试用例，覆盖各种边界情况（空文件、特殊字符、多部件元件），稳定性大幅提升。
4.3 第二步：让AI“认出”元件和网络——识别与关联
解析出元件和网络之后，下一步是建立关联。原理图上的元件引脚和网络是怎么连的？在KiCad的.sch里，是通过坐标和线段隐式表达的。你需要计算引脚坐标和线段端点坐标，距离小于阈值的就算连接。
import math def associate_pins_to_nets(components, nets, pin_positions, wire_segments, threshold=0.1): """ pin_positions: {ref: {pin_name: (x, y)}} wire_segments: [((x1,y1), (x2,y2)), ...] """ for net_name, net in nets.items(): for ref, pins in pin_positions.items(): for pin_name, (px, py) in pins.items(): for (x1, y1), (x2, y2) in wire_segments: # 计算点到线段的距离 dist = point_to_segment_distance(px, py, x1, y1, x2, y2) if dist < threshold: net.connections.append(f"{ref}.{pin_name}") components[ref].pins[pin_name] = net_name break def point_to_segment_distance(px, py, x1, y1, x2, y2): line_len_sq = (x2 - x1)**2 + (y2 - y1)**2 if line_len_sq == 0: return math.hypot(px - x1, py - y1) t = max(0, min(1, ((px - x1)*(x2 - x1) + (py - y1)*(y2 - y1)) / line_len_sq)) proj_x = x1 + t * (x2 - x1) proj_y = y1 + t * (y2 - y1) return math.hypot(px - proj_x, py - proj_y)这个关联过程是视觉层的核心。关联错了，后面全错。我踩过的坑是：阈值设得太大，导致相邻但不连接的引脚被误关联。后来我改成动态阈值：根据图纸的缩放比例和元件密度自动调整，密度高的区域阈值小，密度低的区域阈值大。
4.4 第三步：给AI装上“常识”——规则引擎与知识图谱的融合
关联完成之后，AI有了一个完整的网表。但网表本身没有“常识”，它不知道一个电阻该不该上拉，一个电容该不该去耦。这时候需要规则引擎和知识图谱。
规则引擎我用的是一种叫“模式匹配”的方法。把常见的电路模式写成规则，比如：
RULES = [ { "name": "I2C上拉检查", "pattern": { "net_prefix": "I2C", "component_type": "resistor", "connection": "power" }, "check": lambda r: 1000 <= r.value <= 10000, "message": "I2C上拉电阻建议在1k到10k之间，当前值{value}可能不合适" }, { "name": "去耦电容距离检查", "pattern": { "component_type": "capacitor", "function": "decoupling" }, "check": lambda c, ic: distance(c, ic) < 5.0, # 5mm "message": "去耦电容{ref}距离芯片{ic_ref}超过5mm，可能影响去耦效果" } ]知识图谱则用来做更复杂的推理。比如，我知道一个LDO的输出电压是3.3V，后级有一个MCU，MCU的绝对最大额定电压是3.6V。如果LDO的反馈电阻分压比算错了，输出变成3.8V，知识图谱可以通过“LDO输出 -> 电源网络 -> MCU电源引脚 -> MCU绝对最大额定值”这条路径，推断出“MCU可能损坏”。
4.5 第四步：把结果“画”出来——可视化与交互设计
最后一步是可视化。我用的是Plotly Dash + SVG。原理图用SVG渲染，AI的识别结果用半透明矩形叠加，推理结论用侧边栏列表展示。点击列表项，对应的元件或网络在图上高亮。
import dash from dash import dcc, html import plotly.graph_objects as go app = dash.Dash(__name__) app.layout = html.Div([ html.Div([ html.H3("AI视觉层分析结果"), html.Ul([ html.Li(f"{issue['level']}: {issue['message']}", id=f"issue-{i}", style={"color": "red" if issue['level']=="致命" else "orange"}) for i, issue in enumerate(issues) ]) ], style={"width": "30%", "float": "left"}), html.Div([ dcc.Graph(id="schematic-view", figure=fig) ], style={"width": "70%", "float": "right"}) ]) # 回调：点击问题列表，高亮对应元件 @app.callback( dash.Output("schematic-view", "figure"), [dash.Input(f"issue-{i}", "n_clicks") for i in range(len(issues))] ) def highlight_component(*args): ctx = dash.callback_context if not ctx.triggered: return fig issue_idx = int(ctx.triggered[0]["prop_id"].split("-")[1].split(".")[0]) # 更新fig，高亮对应元件 return updated_fig这套可视化方案的好处是轻量、可嵌入网页、交互流畅。缺点是SVG渲染大图（超过2000个元件）会卡，需要做分页或懒加载。
5. 实战案例：用AI视觉层抓出BMS采样板的三个隐藏问题
5.1 案例背景：一个“看起来没问题”的BMS采样板
去年我接手一个BMS采样板的评审。板子不大，6层，200多个元件，核心是一个AFE（模拟前端）芯片加一堆采样电阻和滤波电容。设计者是个有五年经验的工程师，原理图和PCB都画得很规整，DRC和ERC全过。按传统流程，这板子应该直接投板了。
但我把它喂给了我们内部搭的AI视觉层，跑了大概10秒，出了三份报告。这三份报告，后来被证明救了整个项目。
5.2 问题一：采样电阻的功率降额被忽略了
AI视觉层在分析采样电阻时，做了一件传统工具不会做的事：它把电阻的封装、阻值、流过的电流、环境温度关联起来，算了一个实际功耗。
具体来说，这个采样电阻是2512封装，阻值1mΩ，最大电流20A。设计者选的电阻额定功率是1W。看起来够用？算一下：P = I²R = 20² × 0.001 = 0.4W。额定1W，实际0.4W，降额60%，好像没问题。
但AI视觉层多算了一步：它查了电阻的数据手册，发现这个型号在70°C以上时，额定功率要线性降额。BMS板子工作在电池包旁边，环境温度可能到60°C，加上板子本身的温升，电阻表面温度可能到90°C。在90°C时，这个电阻的额定功率只有0.6W。实际0.4W，降额只有33%，低于我们公司内部要求的50%降额标准。
这个问题传统工具看不见，因为它不查数据手册的温度降额曲线。AI视觉层通过知识图谱关联了器件手册，自动做了这个计算。
5.3 问题二：差分走线的间距在连接器处突变
第二个问题更隐蔽。AFE的采样输入是差分信号，走线从采样电阻到AFE，全程间距控制在0.2mm，阻抗100Ω，很标准。但在经过一个板对板连接器时，连接器的引脚间距是0.5mm，差分对的两根线被迫分开，间距变成了0.5mm。
AI视觉层在分析PCB布局时，识别出了这个间距突变。它进一步计算了突变处的阻抗：从100Ω变成了大概130Ω。这个阻抗不连续会导致信号反射，在采样速率较高时（比如1MHz以上）会影响采样精度。
设计者的解释是：“连接器引脚间距就这样，没办法。”但AI视觉层给出了替代方案：在连接器两侧加共模扼流圈，或者换用差分对引脚间距更小的连接器。后来我们换了连接器，问题解决。
5.4 问题三：上电时序的隐性冲突
第三个问题是AI视觉层在分析电源树时发现的。板子上有两路电源：一路是12V转5V的Buck，给AFE的模拟部分供电；另一路是5V转3.3V的LDO，给数字部分供电。设计者的意图是让模拟部分先上电，数字部分后上电。
但AI视觉层在关联使能信号时发现：Buck的使能引脚连到了MCU的一个GPIO，而MCU的供电是LDO输出的3.3V。这意味着MCU要先上电，才能控制Buck的使能。但MCU要上电，LDO要先工作，LDO的输入又是Buck的输出。这就形成了一个循环依赖：Buck等MCU，MCU等LDO，LDO等Buck。
实际结果是：上电时，Buck和LDO会反复振荡几次才能稳定，导致AFE的供电有毛刺。这个问题在实验室常温下可能看不出来，但在低温或高温下，振荡时间会变长，可能导致AFE初始化失败。
AI视觉层通过分析电源树和使能信号的依赖关系，自动画出了这个循环依赖图。设计者看到图之后恍然大悟，改成了RC延时电路控制上电顺序，问题解决。
5.5 案例复盘：AI视觉层到底比人眼强在哪
这三个问题，单独拎出来，有经验的工程师都能看出来。但问题是，一个工程师在评审时，要同时看几百个网络、上千个元件，注意力是有限的。AI视觉层的优势在于：它不会累，不会分心，不会因为看了三个小时就漏掉第四个问题。
而且AI视觉层能做一些人脑不擅长的事：比如查数据手册的温度降额曲线、计算阻抗突变的具体数值、画出电源树的依赖关系图。这些事人也能做，但耗时耗力，而且容易出错。
我的结论是：AI视觉层不是替代工程师，而是给工程师加了一双“不会累的眼睛”。工程师负责判断和决策，AI负责扫描和提示。这个分工，目前来看是最合理的。
6. 踩坑实录：AI视觉层落地过程中最常见的五个问题
6.1 解析器兼容性：一个换行符导致的“血案”
我遇到的最离谱的bug，是一个换行符引起的。Altium的.SchDoc文件在不同版本里，换行符可能是\n、\r\n、\r。我的解析器一开始只处理了\n，结果遇到一个用\r\n的文件，所有元件都解析失败，但又不报错，只是返回空列表。我花了半天才定位到这个问题。
解决方案：解析器入口统一做换行符归一化，content = content.replace('\r\n', '\n').replace('\r', '\n')。这个操作成本极低，但能避免大量兼容性问题。
6.2 识别精度与误报率的平衡：宁可漏报，不可误报
AI视觉层最怕什么？最怕误报。你标出100个问题，工程师一看，80个是误报，他就不信任你了，后面20个真问题他也不看。
我的经验是：初期宁可漏报，不可误报。把规则的阈值设得保守一点，只报高置信度的问题。等工程师建立信任了，再逐步放宽阈值，增加召回率。
具体操作上，我给每个规则设了一个“置信度分数”，只有分数超过0.8的才展示。分数在0.5到0.8之间的，记录到日志但不展示，用于后续调优。分数低于0.5的，直接丢弃。
6.3 知识图谱的冷启动：没有数据怎么办
知识图谱需要数据训练，但新项目哪来的数据？我的做法是“先规则后学习”。初期用纯规则引擎，把常见的电路模式（Buck、Boost、LDO、分压、滤波）写成规则。这些规则不需要训练数据，靠领域知识就能写。
等规则引擎跑了一段时间，积累了一些工程师的反馈（哪些是误报，哪些是漏报），再用这些反馈数据训练模型，逐步替换规则。这个过程我花了大概三个月，知识图谱的准确率从初期的60%提升到了85%。
6.4 性能瓶颈：大项目跑不动怎么办
一个中等规模的硬件项目，原理图可能有500到1000个元件，PCB有2000到5000个网络。如果全量分析，Python脚本可能要跑几分钟。工程师等不了。
我的优化方案是“增量分析+缓存”。第一次全量分析后，把结果缓存起来。后续只分析改动的部分。怎么知道哪些改动了？对比文件的哈希值。每个元件、每个网络算一个哈希，哈希变了才重新分析。
这个优化把分析时间从3分钟降到了10秒以内，工程师的体验好了很多。
6.5 与现有工作流的集成：别让工程师换工具
最后一个坑，也是最容易被忽略的：别让工程师换工具。工程师用AD用得好好的，你让他换到你的AI系统里看结果，他肯定不干。
我的做法是“插件化集成”。把AI视觉层做成AD的插件，工程师在AD里画图，插件在后台分析，结果以侧边栏的形式展示在AD界面里。工程师不用切换工具，不用改变习惯，就能看到AI的分析结果。
这个集成的技术难度不小，AD的插件开发文档不全，很多API要靠猜。但一旦跑通，工程师的接受度会高很多。
7. 从“看得见”到“看得准”：AI视觉层的下一步演进方向
7.1 多模态融合：让AI同时看原理图、PCB和波形
目前的AI视觉层主要看原理图和PCB，但硬件设计的“视觉”远不止这些。仿真波形、测试数据、器件手册、甚至工程师的评审注释，都是重要的视觉信息。
下一步的方向是多模态融合。比如，AI在看原理图时，同时关联仿真波形，发现“这个节点的电压在仿真里有振铃，但原理图上没有加阻尼电阻”。或者，AI在看PCB时，同时关联热仿真图，发现“这个MOSFET的温升最高，但散热焊盘面积最小”。
多模态融合的技术难点在于对齐。不同模态的数据时间尺度、空间尺度都不一样，怎么对齐是个难题。我目前看到的最有希望的方案是“以设计对象为中心”的对齐：每个元件、每个网络是一个锚点，不同模态的数据都挂到这个锚点上。
7.2 主动学习：让AI自己发现“我不知道我不知道什么”
目前的AI视觉层是被动的：工程师画完图，AI去分析。下一步是主动的：AI在设计过程中实时提示，甚至在设计之前就给出建议。
这需要主动学习能力。AI要能识别出“这个设计模式我没见过，可能有问题”，然后主动向工程师提问，或者去检索类似的案例。这个能力目前还很初级，但我看到一些研究项目在做，比如用不确定性估计来识别“未知的未知”。
7.3 从辅助到协同：AI和工程师的“双人舞”
最终形态，我觉得是AI和工程师的协同。不是AI替代工程师，也不是AI辅助工程师，而是两者像舞伴一样，互相配合，互相补位。
工程师擅长创造性思维、跨域联想、经验判断。AI擅长穷举扫描、精确计算、记忆检索。两者结合，硬件设计的一次成功率能从现在的60%提升到90%以上。
这个愿景听起来很远，但我觉得五年内就能看到雏形。毕竟，硬件设计的复杂度在指数级增长，靠人海战术已经快撑不住了。AI视觉层，只是这场变革的第一步。
最后分享一个小技巧：如果你刚开始尝试AI视觉层，别贪大求全。先从一个具体的痛点入手，比如“去耦电容距离检查”或“I2C上拉电阻检查”。把这一个点做深做透，让工程师感受到价值，然后再扩展。我见过太多项目，一上来就想做全流程AI，结果半年过去了，连一个能用的功能都没落地。小步快跑，快速迭代，才是正道。
