我有一段时间特别怕画电源板和电机板，不是原理图难，而是每次把板子从嘉立创EDA专业版导出来，总觉得自己铺的铜像一块漏了馅的馅饼：要么一块块的死铜堆在角落里，要么过孔处铜皮撑得鼓起来，要么丝印和铜皮糊成一团，打样回来连元件位号都认不全。后来反复改了几十版，才算把铺铜和丝印这两件“看起来简单”的事情摸清楚。这篇文章就专门聊嘉立创EDA专业版里的PCB铺铜与丝印优化，适合正在画电源、电机驱动、MCU小系统，想提高板子电磁表现和可制造性的朋友参考。我尽量把每个参数为什么这么设、每个坑怎么踩进去的讲明白，而不是只丢给你一堆操作截图。
1. 铺铜前必须回答的三个问题：给谁铺、怎么接、哪里不铺
1.1 地网络、电源网络与“无脑灌铜”之间的差别
很多人拿到一块板子，第一步就是给GND网络灌一整片铜，觉得只要地铜越多，地阻抗就越低，噪声就越小。这个想法在大方向上是没错的，大面积铜皮确实是降低地回路阻抗最直接的手段，但“无脑灌铜”往往会带出两个问题。
第一个问题是网络选错。你有过把整板覆铜网络设成VCC的经历吗？如果你的电源网络在板上只有一个输入点、几路分支，整片铺铜后等于把所有电源引脚用一整块铜皮连在一起，看起来好像很稳，实际上大电流在铜皮里的流向完全不可控，回流路径和信号路径互相干扰，环路面积反而变大。我现在的习惯是：默认地网络GND大面积铺铜，电源网络只在需要大电流的地方局部铺铜加宽，或者直接用加宽的走线去连，不要让电源铜皮覆盖整板。
第二个问题是只考虑网络，不考虑铜皮和焊盘的连接关系。GND铺铜之后，板上所有接地焊盘都会被铜皮吸住，如果全是实心连接，手工焊接时你会明显感觉到烙铁温度不够，无铅焊锡半天不流动，就是因为铜皮把热量全部带走了。这个细节我会在后面热焊盘那节展开，但你在设计前就得有个意识：铺铜不是画一块矩形然后选个网络那么简单，你是在给整板“通电散热和信号回流”画一张网，每个区域的作用不一样。
1.2 整板铺铜还是分块铺铜：星型接地的本地化实践
第二个要回答的问题是怎么接。高速数字板一般推崇整块完整地平面，地回流路径越连续越好。但如果你画的是音频板、精密采样板、带模拟前端和数字MCU的混合信号板，整板铺一片GND反而会把模拟地和数字地搅在一起，地噪声通过铜皮直接耦合进模拟信号。
很多教科书都提过星型接地，也就是把不同功能模块的地分开，在电源入口或者ADC参考点单点汇合。这个概念在原理图阶段很好讲，到了PCB阶段就难了，因为你铺铜的时候必须主动把地平面切成几块，而且中间还要留出隔离带。在嘉立创EDA专业版里，我的做法是用禁止铺铜区把模拟地和数字地隔开，形成两块独立地岛，然后把若干条细走线引到电源负极入口附近汇合。不要试图用一整块铜皮替代地岛分离，那样星型接地就白做了。
这里有个很容易忽略的细节：隔离带本身不能只画在顶层，底层对应的位置也要同步禁止铺铜，否则顶层被切开了，底层铜皮又给你把两块地连起来了，相当于前功尽弃。我第一次画混合信号板时就犯过这个错，顶层看起来模拟地和数字地分得清清楚楚，Gerber预览一看底层，好家伙，一整片GND铜皮把两个区域焊在一起，星型接地直接失效。后来我都是先设好禁铜区域，再铺铜，不给自己留这种“铜皮下意识连接”的机会。
1.3 禁止铺铜区的经典用法：天线下方、开关节点与高压爬电
第三个问题是哪里不要铺铜。很多设计新手铺铜时只关心“哪里需要铜”，很少去想哪里需要“没有铜”。我总结了三类必须做禁止铺铜区的地方，这三类我都踩过。
第一类是天线净空区。板上如果有蓝牙、WiFi、LORA、GPS这类无线模块，天线正下方和周围一定要清空铜皮，铜皮会吸收天线辐射能量、改变天线阻抗匹配，导致实测信号强度掉得离谱。保险起见，天线投影区域往外至少留3~5mm的禁铜范围，具体尺寸看模块手册要求。你可以在嘉立创EDA专业版里放置一块矩形禁止铺铜区，再用放置→禁止布线区来兜底，双保险。
第二类是开关节点正下方。电机驱动板的H桥中点、反激电源的开关管漏极、同步Buck的SW节点，这些都是高频电压跳变点，电压在几十纳秒内来回摆动。如果在这些节点正下方或者正上方铺一大片铜皮，铜皮和开关节点之间会形成寄生电容，高频共模电流就从这里耦合到地或者机壳，EMC测试时辐射会明显超标。用户搜索里有一条很写实的词叫“电机上面铺铜会导致高EMC”，说的就是这个现象——开关节点下面铺了铜，相当于给噪声信号搭了一条高速公路。
第三类是高压爬电区域。220V整流桥、开关管高压引脚附近，铜皮间距如果按照普通信号线的0.2mm去处理，爬电距离严重不足，潮湿环境下容易打火。这类区域的铜皮要主动挖开，让高压焊盘之间留有足够的空气间隙和绝缘距离。
2. 嘉立创EDA专业版铺铜实操：从画铜皮到改参数量身调优
2.1 铺铜入口、区域绘制和“先板框后铺铜”的习惯
进入实操环节。嘉立创EDA专业版里铺铜的入口在左侧放置工具栏或者顶部菜单里，旧版本叫“铺铜”，新版界面里图标是一个斜线填充的矩形。按快捷键Shift+B也能直接唤起铺铜命令，我建议你把常用快捷键记一下，铺铜在一张复杂的板子上要来来回回调很多次，每次去点菜单效率太低。
唤起铺铜命令后，先在画布上点击几个点，画出一个闭合区域。这里有一个工作习惯我必须强调：一定先画好板框，再沿着板框内侧或者外侧去画铺铜区域。不要偷懒直接在板上点一个大方块，那样铜皮超出板框，DRC会报一堆边沿间距错误，后面还要剪。我一般是沿着板框轮廓偏移0.5mm左右画一圈闭合多边形，这样铜皮和板边之间留了等距空隙，外形也好看。
画区域的时候还有一个小技巧：点击左键时按空格可以切换走线角度，方便你沿着不规则板框描边。嘉立创EDA专业版还有“圆弧板框”的情况，这时你可以在多边形上双击添加圆弧段，也可以就先画成多段直线，铺铜完成后再用区域拖拽微调，不必强迫自己一次画完美。
闭合区域画完，系统会弹出属性面板，让你指定网络。输入GND后回车，铜皮就会开始生成。首次生成可能不是你想要的形状，尤其板上有大量走线和过孔的地方，铜皮会自动避开，出现很多孤岛，这时候先不用着急，等参数全部设好再统一重建。
2.2 间隙、死铜、热焊盘：三个高频参数怎么定
铺铜属性面板里参数不少，但真正影响成败的主要是三个：间隙、死铜处理和焊盘连接方式。我先把常用参数做成一个表，后面再逐项解释。
| 参数 | 推荐值 | 说明 |
|---|---|---|
| 铺铜网络 | GND | 默认大面积铺地，电源网络按需局部铺铜 |
| 间隙 | 0.2mm~0.3mm | 常规信号板0.254mm，高压区域单独加大 |
| 填充样式 | 实心 | 大电流和地平面用实心，网格只用于特定场合 |
| 死铜处理 | 移除 | 孤岛铜皮留着只会增加干扰和DRC报错 |
| 焊盘连接方式 | 热焊盘 | 手动焊接板必备，大电流焊盘可改实心 |
| 热焊盘连接宽度 | 0.5mm~0.8mm | 兼顾散热和载流，太窄会影响大电流过流 |
| 最小连接宽度 | 0.5mm | 主要限制铜皮与过孔的颈部宽度 |
间隙就是铜皮与其他铜皮、焊盘、走线之间保持的最小距离。不要贪小，常规0.2mm是大多数工厂能做的极限，但0.254mm在工艺一致性上更稳。你们如果只是打样，0.2mm也能出板，但批量的时候随着蚀刻精度波动，太小的间隙容易造成铜皮毛刺甚至短路。我自己的默认值是0.254mm，遇到高压区域手动改成0.5mm以上。
死铜处理最好是直接选择自动移除。死铜就是被走线和焊盘包围之后，和主铜皮完全断开的孤岛，它没有电气连接，但在高频下会像天线一样感应噪声，而且生产时容易形成半腐蚀的残留铜片。嘉立创EDA专业版里有的版本叫“删除孤岛”，有的叫“移除孤立铜皮”，本质是一个意思。我记得有一次只改了走线没重建铜皮，底层地平面被切成好几块孤岛，DRC全绿，板子回来后某几个地焊盘直接不连通，查了半天才发现是死铜被自动保留，重叠在地焊盘上影响了连接，从那以后我生成铜皮的第一件事就是看属性里死铜选项。
连接方式这块是重头戏。直接连接就是铜皮整体包住焊盘，连接面积大、电阻小，但散热极快；热焊盘也叫十字连接、隔热连接，焊盘和铜皮之间通过几个窄条连接，热阻大，焊接时热量不容易被铜皮吸走。我的规则是：插件元件、贴片小封装、手工焊接的板子一律用热焊盘；大电流路径上的焊盘如果电流需求确实高，可以用实心，但前提是你能接受焊接难度上升。不要整板统一用实心，不然你会被烙铁折磨到怀疑人生。
2.3 铺完不是终点：更新铜皮、补缝合孔与DRC联动
铺铜最消耗耐心的不是第一次生成，而是后面前前后后的修改。你改了原理图、移动了元件、加了一条走线，铜皮不会自动跟着变，必须手动重建。嘉立创EDA专业版的菜单里通常有“更新铺铜”“重新铺铜”这类操作，快捷键我习惯右键选择全部铜皮然后更新，或者直接在铜皮属性里改参数后系统会自动联动。
在改完所有走线和布局之后，一定要在出Gerber之前做一次全局“更新所有铜皮”，否则你看到的是旧铜皮的状态，DRC检查也是基于旧铜皮，等于白查。我踩过最伤的坑就是铺铜没更新，新加的一根走线直接从铜皮中间穿过去，DRC居然没报短路，因为旧铜皮还躲着那条走线走，等板子打回来，新走线被铜皮包围，厂家那边处理不了，只能返工。
另一个容易漏的动作是补缝合孔。双层板或者多层板如果顶层和底层都有大片地铜，建议在板边、走线密集换层处、大电流路径旁边均匀打一圈地过孔。这些过孔的作用是把上下两层地平面“缝合”起来，让回流电流能够在层间自由换路，降低地平面阻抗。缝合孔间距没有绝对标准，工程经验是3~5mm一组，板边和转角处加密，过孔孔径0.3mm/0.6mm这种常规组合就行。不要小看这步，它对EMC的帮助往往比你在原理图里多加几个滤波电容更明显。
3. 那些反复踩到的铺铜坑：散热虚焊、网格噪声与涡流耦合
3.1 大面积铜皮导致贴片虚焊：热焊盘参数的真实影响
前面说了热焊盘，这里展开讲讲它真实影响有多大。我画过一块电机驱动板，MOS管用SOP-8封装，源极焊盘接了背面的地铜皮，刚开始图省事把连接方式设成直接连接，结果板子打样回来，手工焊接时焊锡就是化不开，烙铁温度调到380度还是半天不润湿。后来用放大镜一看，铜皮把焊盘整个包住了，烙铁的热量全被铜皮导走，焊盘根本没到熔点。
解决这个问题最直接的方法就是在全局铺铜属性里把连接方式改成热焊盘。改完以后，焊盘和铜皮之间只留四根窄条，热量传导路径被大幅切断，焊接体验立刻正常。热焊盘的窄条宽度我一般设0.5mm，兼顾焊接和载流；如果那个焊盘还承担比较大的电流，比如电源输出引脚，我会加宽到0.8mm，或者干脆在焊盘旁边加两个大电流过孔，让电流从过孔走，焊盘本身还是用热焊盘连接。
还有一个小经验：如果你用了热焊盘，铜皮上那一圈缝隙会导致地平面局部不连续，对高速信号会有负面影响。如果板上跑的是USB 2.0、以太网、DDR这类高速信号，信号正下方的地平面最好不要被热焊盘的缝隙切成碎片。这时候可以对高速关键焊盘单独设置实心连接，只对普通元件保留热焊盘。嘉立创EDA专业版支持对单个焊盘或者单个元件单独设置连接方式，不用全局一刀切。
3.2 网格铺铜不是“万能降噪药”，用错反而引入地阻抗
有些老工程师习惯把铜皮铺成网格状，说是能减少板材应力、改善高频特性，于是很多新手也跟着学，整板铺成斜45度网格。这里要说清楚：网格铺铜在过去工艺不成熟的时代有它的价值，因为大面积实心铜皮在过回流焊时热膨胀应力大，板子容易翘曲，而且早期蚀刻工艺对大面积铜皮的腐蚀均匀度难控制。但现在普通PCB工厂的工艺能力早就不是那个水平了，实心铜皮完全能做好。
更关键的是，网格铜皮本质上是一张有大量镂空的金属网，它对高频信号的阻抗比实心铜皮高，尤其是在地回流路径上，镂空会造成电流必须绕行，有效截面积变小。如果你拿网格铜当地平面用，高速信号的回流面积变大，环路电感增加，EMC表现反而变差。我身边好几个做开关电源的朋友，把整板网格铺铜改成实心铺铜之后，传导噪声和辐射噪声同时降了几个dB。
那网格铺铜就完全没用吗？也不是。高压区域可以用网格铺铜来降低铜皮和相邻导线之间的电容耦合，某些需要减轻重量的板子也会用网格；另外，如果你在全板大面积铺铜后发现板子因为铜厚不均翘曲了，可以局部改成网格。但我的原则是：默认实心，需要的时候再改局部网格，而不是反过来。
3.3 电机驱动板的开关节点下方，越是高速摆动越要禁铜
前面提过开关节点，这里展开讲一个让很多人恍然大悟的案例。电机驱动板里，H桥的半桥中点（就是MOS管之间连到电机的那个节点）电压会在电源电压和地之间高速跳变，频率可能是几十kHz，边沿上升时间甚至到几十ns。这么陡的边沿意味着非常丰富的高频分量，如果你在这个节点正下方的地层铺了完整铜皮，节点和铜皮之间形成的寄生电容会把这些高频分量直接耦合进地平面，再通过连接线缆辐射出去，EMC测试就是这么爆掉的。
正确的做法是：在开关节点正下方和正上方都画一个禁止铺铜区，让那一小片区域只走必要的驱动走线和高侧自举电路，不留大面积铜皮。同时，开关管和输出连接器的距离尽量短，大电流的PWM回路面积尽量小。用户搜索词里“电机上面铺铜会导致高EMC”其实已经把答案写在问题里了，问题的本质是高频开关节点和它的镜像铜皮之间形成了强耦合电容。
另外还有一个容易被忽略的涡流问题。如果电机板的大电流PWM走线下面刚好铺了一大片地铜，这个地铜是完整的回路，当PWM电流高速变化时，地铜内部会感应出涡流，产生额外的损耗和局部发热。不是说你不能在地上铺铜，而是要让大电流回流路径尽量短、尽量宽，并且不要用一整片地和PWM走线形成大面积的交叠耦合。对这类板子，我习惯把功率回路的走线和地铜“捆”在一起走，让回流电流走在功率走线正下方，环路面积直接被压到最小。
4. 丝印优化的工程逻辑：可读性、可装配性与一致性
4.1 字号、线宽与方向：一套能过工厂又能看清的丝印规范
很多人把丝印留到最后随便拉拉，觉得只要不打到焊盘上就行。但实际上，丝印是板子到手后第一眼看到的“说明书”，它对焊接效率、调试效率、后期维修效率的影响远超你想象。先给一套我长期用的丝印规范表。
| 参数 | 推荐值 | 说明 |
|---|---|---|
| 丝印字高 | 1.0mm~1.2mm | 低于0.8mm容易糊，低于0.6mm直接看不清 |
| 丝印线宽 | 0.15mm~0.25mm | 太细工厂做不出，印出来像毛线 |
| 丝印到焊盘距离 | ≥0.3mm | 避免丝印压焊盘导致焊接不良 |
| 丝印到板边距 | ≥0.5mm | 板边丝印容易被分板工序切掉 |
| 方向原则 | 文字朝同一侧 | 从左到右，从下到上，方便焊接时找方向 |
| 位号排列 | 元件旁边 | 不要压在元件本体上，尤其小封装贴片 |
字高和线宽直接决定了丝印能不能“印清楚”。工厂的丝印工艺能力有下限，你字高设0.5mm、线宽设0.1mm，设计图上看得很清晰，厂家印出来可能就是一团墨。我试过把位号缩小到0.8mm，结果打样回来肉眼勉强能认，手焊时放大镜底下还是很费劲；后来统一改成1.0mm以上，整个焊接体验都不一样了。如果你是画小板子、元件密集放不下，优先保位号，其他说明性文字（比如公司名、防静电标识）可以省。
方向一致性也是容易被忽视的事。焊接贴片时，你拿起板子第一眼想找的是“R5在哪里、C3朝哪边”，如果位号方向全乱，你就要不停转动板子去对方向，特别耽误时间。我的习惯是把所有位号统一成“从左到右、从下到上”阅读方向，个别空间不够的角落宁可稍微重叠一点也要保方向一致性。批量选择元件后，在嘉立创EDA专业版里可以对文本做旋转对齐，或者直接手动统一。
4.2 专业版里批量调位号、对齐与移动到丝印层的操作
嘉立创EDA专业版里丝印调整有几个高频操作，我总结成一套流程。第一步，选中板上所有位号文本。你可以框选所有元件后，在右侧对象属性里只看“文本”类型，然后批量修改字高和线宽，我一般把字高设为1.0mm、线宽0.2mm。这样改完后，所有位号一秒钟变成统一规格，不用一个一个去点。
第二步，处理“位号压焊盘”的问题。元件移动之后，位号经常落在焊盘上，尤其是小封装旁边。嘉立创EDA专业版有“自动避让”吗？说实话自动避让并不总是好用，更多时候还是要手动拖拽。选中一个位号后拖动，你会发现文字默认有一个基点，我建议把基点设在文字左下角，这样拖到哪个坐标都心里有数。拖完一圈之后，记得用对齐工具把相邻位号排列整齐，否则板子看起来很乱。
第三步，检查图层的正确性。位号文本必须放在丝印层，顶层叫Top Overlay或者顶层丝印层，底层叫Bottom Overlay。有些版本导入封装时会把位号默认放在装配层，出嘉立创生产文件时这层不会出现在丝印文件里，打样回来位号就消失了。我每次做完丝印调整，都会打开层管理确认这几个丝印层勾选可见，再检查一遍有没有文字被误放到其他层。
3D预览是丝印检查的利器。嘉立创EDA专业版有3D视图，切换到3D模式后，字体的实际大小、方向、是否遮挡一目了然。尤其是电容、二极管、连接器这类有方向要求的元件，你可以在3D视图里转几圈，看极性标识是不是被元件本体盖住了。这一步花30秒，能省掉后面一堆“这个元件到底朝哪边”的困惑。
4.3 极性标记、测试点与版本丝印：给调试和维修留后路
丝印优化不只是位号，我强烈建议你在板上固定放这么几类字符。第一类是极性标识：二极管、电解电容、LED、电源端子，这些元件装反了轻则功能异常，重则炸管冒烟。丝印上除了元件位号，还要在对应的引脚旁边画上“+”“-”“◇”这些极性符号。画这类符号时线宽要加粗，0.3mm以上，图案要大一点，能和元件本体的丝印区分开。
第二类是测试点名称。调试的时候你需要用万用表量电压、示波器看波形，如果板上没有丝印标注“VCC”“3V3”“GND”“SW”，你就得一边看原理图一边找节点，效率极低。我一般会在每个测试点旁边放一行小丝印，标注网络名称。这个操作很简单，但调试体验提升是质的飞跃。
第三类是版本号和日期。板子改版后，旧板和新板长得几乎一样，没有版本丝印你根本分不清手上拿的是V1.1还是V1.2。我在板子右下角空余位置固定放“V1.2 2025-06”这类丝印，每次改板都要更新。这也是一个很好的项目卫生习惯，尤其当你有多个版本在手上同时调试时。
4.4 丝印层与装配层：别把两套文本混在一起
这一节补充一个初学者很容易混淆的知识点。丝印层是印制在PCB表面的字符，装配层也叫文档层，是给贴片厂看的贴装图。很多人在嘉立创EDA专业版里发现元件旁边有“R1”文本，它是默认在装配层还是丝印层？这取决于封装库是怎么画的。如果你的封装位号被放在了装配层，你打样时正常出丝印文件，是看不到R1的，最后板子上就没有位号。
我建议的设计习惯是：丝印层放位号和极性标识、版本信息，装配层放用于SMT编程的元件位号信息，两者可以同时存在但不要混淆。在专业版里选中文本后，属性面板里有一个“层”选项，你可以直接切换。做完一版后，打开层管理，把丝印层单独显示一遍，把装配层单独显示一遍，对比看看哪些需要在板子上显示的文字被放到了错误层。这个检查只要一分钟，却能避免“板子打回来没有位号”的尴尬。
5. 铺铜与丝印叠加的冲突处理和生产前检查
5.1 丝印压着铜皮/焊盘/过孔，到底会出什么问题
有人会问，丝印是印在PCB表面的，底下是不是铜皮有什么关系？这里面的确有一些误区，我分开说清楚。
丝印印在铜皮覆盖的区域，也就是印在阻焊油墨上面，可读性没有问题，因为丝印和铜皮之间隔了阻焊层。真正不能做的是：丝印文字压到焊盘或者过孔上。焊盘是开窗区域，裸露的铜皮要上锡，丝印印在这个表面，焊接时丝印油墨会阻碍焊锡润湿，造成虚焊。就算不上锡，丝印掉进过孔里也可能堵孔或者残留杂质，影响插件插入。
还有一种隐蔽情况是丝印画在了铜皮的开窗区域上。比如你为了散热，在某个大面积铜皮上开了一个窗口，想让铜皮裸露出来；这时如果丝印正好压在这个窗口上，你等于在裸铜上印了字，后续助焊剂、油墨残余都不好清理，而且字迹也会因为铜面氧化而模糊。所以丝印的摆放原则是：避开焊盘、避开过孔、避开开窗铜皮。
另外，丝印和走线重叠本身没有电气问题，但从可制造性角度，丝印线宽如果太细、又恰好落在铜箔高低起伏的地方，印出来容易断线或者虚印。这就是为什么我前面强调丝印尽量放在板子空白区、元件名称周围，而不是大摇大摆横跨整个板面。嘉立创EDA专业版的DRC也支持设置丝印到焊盘的最小间距，默认可能没开，我会主动把这项检查打开，让电脑替我把关。
5.2 打样前过一遍完整的铺铜-丝印检查清单
这部分我直接分享一套自己固化下来的检查顺序。不是让你每项都去严格测量，而是按清单瞟一眼，能过滤掉90%的低级错误。
第一，铺铜重新生成。布局布线一旦变过，必须全选铜皮、重建铺铜，然后马上看死铜区域有没有被清除。第二，跑一遍完整DRC。嘉立创EDA专业版里DRC规则设置要确认：铺铜间隙规则、丝印到焊盘间距规则、过孔到铜皮间距规则都开着。不要默认一把梭，规则里如果没设置丝印相关项，丝印压焊盘问题DRC是查不出来的。
第三，目检丝印层。把界面切到只显示丝印层和板框，快速扫一遍有没有位号重叠、字反了、超出板边的情况。重点看电解电容、二极管、三极管、连接器这几个方向性元件的极性标记是否还在。第四，3D预览转几圈。实际仿真出板子的样子，铜皮厚薄、丝印方向、字符大小一眼看清楚。嘉立创EDA专业版的3D模型支持显示铜皮，铺铜有没有漏、铜皮有没有和元件打架，一比一能看出来。
第五，出Gerber前再看一眼铺铜的属性面板。确认所有铜皮网络正确、热焊盘设置符合你的焊接习惯、没有整板网格铺铜这种“历史遗留问题”。第六，用嘉立创的导出功能生成生产文件后，打开在线Gerber预览，重点看每一层的图像，尤其是丝印层和顶层铜层叠加在一起的样子。
5.3 一次电源板改板的完整排查经历与我的最终习惯
讲一个我实际的改板例子。有块反激辅助电源板，第一版问题很多：开关管漏极铜皮和源极地铜皮之间间距只有0.2mm，高电压下爬电距离不够，板子发热后偶尔有轻微打火声；整板用地铜把开关节点下方铺满了，辐射超标；位号压到了好几个贴片电容的焊盘上，焊接难度大。
第二版改板时，我做了三件事。第一，把开关管漏极到整流桥正极这一段高压铜皮间距统一改到0.5mm，同时把开关节点正下方的底层地铜挖空，加了禁止铺铜区；第二，把所有地焊盘的连接方式改成热焊盘，焊接体验立刻正常；第三，把全部位号拉到1.0mm字高、0.2mm线宽，重新排列，方向统一换成从左到右，从下到上。板子回来后，传导干扰降了差不多6dB，手工焊接一块不到二十分钟就能焊完，连同事都问是不是换了加工厂。
从那以后我形成了固定流程：每次改板只改一个变量，改完立刻重建铜皮，跑DRC，切3D预览看总体效果。铺铜我从来不信“差不多”，因为铺铜一旦出问题，它不是单独影响某条信号，而是影响整块板的参考平面、散热和EMC。丝印我从来不留到最后统一处理，而是每移动一个元件，马上把位号拉到它该在的位置，这样最后一整板只需要微调，不会出现几十个丝印叠在一起的爆炸场面。
5.4 最后分享一个关于“铺铜间距和丝印层显示”的操作习惯
如果你用的是嘉立创EDA专业版，还有一个经常被忽略的属性叫“铺铜最小连接宽度”，它和热焊盘宽度不是一个概念。当焊盘被铜皮包围时，铜皮与焊盘之间的颈部连接宽度如果太小，过流能力会受限；太大，散热又太猛。我默认把它和热焊盘宽度统一设成0.5mm，大电流焊盘单独改0.8mm。这个参数很多人从头到尾都没碰过，但恰恰是它决定了铜皮和焊盘之间的“纽带”粗细，直接关系到大电流路径是否可靠。
另外，丝印层在屏幕上的显示颜色和实际印出来的效果有差距。专业版默认丝印层可能是紫色，但有些自定义主题会把丝印显示得特别亮，导致你误以为丝印很大很清晰。我建议把丝印层显示改成“轮廓模式”或者“文本模式”来回切换，这样你能同时看到文字的占位和最终打印的粗细。用我的话讲，丝印这层东西，设计时多花十分钟，生产回来能省一下午。
