1. 设计规则是 PCB 设计的"交通法规"
1.1 为什么新手总在规则上栽跟头
刚接触 PADS Layout 的工程师，十有八九会把重心放在"怎么画线""怎么放器件"这些操作上，等到板子画完丢给板厂，被一通电话打过来："你这个间距只有 3mil，我们做不了，要加钱改板。"这时候才意识到，设计规则这事，从一开始就该认真对待。
PADS Layout 设计规则解决的是一个很朴素的问题：给软件和你自己定一套"行为边界"。这套边界包括导线之间能靠多近、过孔最小能做多大、铜皮到板边要留多少距离、差分对要走什么线宽和间距。规则设得好，整套布线过程就像在高速公路上跑车，线怎么拉都安全；规则设得不对，要么板厂做不出来，要么板子做出来跑不起来，信号乱跳、EMI 超标，头大得很。
真正理解设计规则的价值，得跳出"软件功能"这个层面。PCB 制造有一套物理上的能力上限，钻孔有最小孔径、蚀刻有最小线宽、绿油桥有最小间距，你的设计规则本质上是把这些制造限制翻译成软件能识别的语言。规则设得比制造能力宽，板子能正常做出来；设得比制造能力窄，板厂要用更精密的设备甚至手工修补，成本直接翻倍；设得比电气要求松，那板子做出来可能就是废品。
1.2 设计规则的三个层级，别只盯着一个
PADS Layout 的规则体系是分层的，理解这个层级比记住某个参数更重要。整套规则从上到下是：默认规则（Default）→ 类规则（Class）→ 网络规则（Net）→ 条件规则（Conditional）。它们之间的关系像写 CSS 样式，默认规则打底，具体规则覆盖，越是后面的规则优先级越高。
- 默认规则（Default）：又叫全局规则，是整板线宽、间距、过孔尺寸的底线标准，所有没有单独设置的网络都走这里。
- 类规则（Class）：把网络按功能分成类，比如电源类、高速信号类、普通信号类，每类单独给一套规则。比如电源类走 20mil 宽线，普通信号走 6mil 宽线。
- 网络规则（Net）：针对单一网络单独设置，比如某个关键时钟线需要特殊阻抗，单独给它规定线宽和间距。
- 条件规则（Conditional）：最常见的用途是设置"某个网络对另一个网络"的间距要求，典型场景是 AC 电源火线对信号线要有足够大的爬电距离。
我见过不少新手，板子都画完了还不知道有类规则这回事，所有网络共用一套默认规则，结果 3.3V 电源线跟信号线一样粗，EMI 问题甩都甩不掉。正确做法是先规划好电源网络、高速信号网络分别走什么样的规则，分好类，再把默认规则当成一张安全网兜底。
2. 默认规则面板逐个参数拆解
2.1 打开规则面板，先分清这几个区域
在 PADS Layout 里，执行菜单命令“设置 (Setup) → 设计规则 (Design Rules)”，会弹出一个两层结构的对话框。左侧是层级树，上面有 Default、Class、Net、Conditional 等节点；右侧是具体的规则参数页签。新手最容易犯的错，是打开规则面板之后不知道自己在改哪一层的规则，稀里糊涂改了一通，回头发现有些网络没生效，其实是层级混淆了。
规则面板里常见的几个页签，按使用频率排个序：
| 页签名称 | 核心作用 | 常用程度 |
|---|---|---|
| Clearance（安全间距） | 设置导线、过孔、焊盘、铜皮之间的最小间距 | 极高 |
| Routing（布线参数） | 设置线宽、走线角度、过孔类型 | 极高 |
| Copper（铜皮参数） | 设置铜皮到其他对象的安全距离 | 中 |
| Via（过孔） | 设置过孔内径/外径、孔径类型 | 高 |
| Differential Pairs（差分对） | 设置差分线宽、间距、长度匹配约束 | 高（做高速板时极高） |
我建议新手先把Clearance 和 Routing这两个页签吃透，这两个搞明白了，板子基本能画得像样。Cupper 和 Via 多数情况下沿用默认值就够用，除非做电源板或高密度板才需要专项调整。
2.2 安全间距（Clearance）到底填多少
Clearance 页签是 PADS Layout 规则里最常被人盯着的部分，它决定了"线与线最少离多远""焊盘到导线最少离多远"。很多新手看到一排输入框就懵，不知道填什么数值合适。这里我给一套基于常见板厂能力的参考值，按照常规 FR-4 板材、1oz 铜厚、标准工艺来算：
- 线到线（Trace to Trace）：普通信号 6mil 起步，推荐留 8mil。电源和地这类大电流网络间距可以参考 10mil 以上。
- 线到焊盘（Trace to Pad）：建议 8mil，保证焊接和蚀刻精度都有余量。
- 焊盘到焊盘（Pad to Pad）：一般 10mil。如果芯片引脚间距很密，比如 0.5mm 间距的 QFP，这个值要小于相邻引脚中心距的一半，需要单独处理。
- 线到板边（Trace to Board Edge）：至少 10mil，最安全是 20mil，板厂分板的时候才不会伤到走线。
- 过孔到过孔（Via to Via）：6~8mil 够了，但注意孔径和钻孔公差。
- 铜皮到导线（Copper to Trace）：这个在 Copper 页签里单独设，一般 10~12mil。
注意：这些数值不是拍脑袋想出来的，它们背后是"制造工艺能力 + 电气安全"的折中。举个最简单的例子，常规板材的蚀刻因子决定了线宽误差大概 ±0.5~1mil，如果你的间距只留 4mil，一张板子几百根线，任何一个点位由于蚀刻偏差缩小了，就是一根废板。
2.3 走线参数（Routing）背后的真实含义
Routing 页签里最核心的是Minimum Trace Width（最小线宽）、Recommended Trace Width（推荐线宽）和Maximum Trace Width（最大线宽）三个值。软件在布线时会用推荐值，但遇到 BGA 扇出等特殊情况会自动缩窄到最小值。新手最容易不理解的是，既然推荐值设好了，为什么还要设最大最小？因为布线过程不是一条线从头走到尾，经过密集管脚区可能要局部变细，这时候如果软件不区分最大最小值，就会死板地全程用同一个宽度，要么走不通，要么走了后违反电气要求。
线宽的大小直接决定铜箔的载流能力。工程实践里有个常用经验公式：在 35um（1oz）铜厚、温升不超过 10℃ 的前提下，1mm 线宽大约能过 1A 电流。换算成 mil，1A 电流大约对应 39.37mil，但工程上常用 40mil 作为 1A 的经验值，比较保守。如果过 2A 电流，按公式大概是 80mil。但注意这是直流情况，脉冲电流还要看持续时间，不能一刀切。
更直接的参考表：
| 铜厚 | 温升 10℃ | 温升 20℃（mil/A） | 说明 |
|---|---|---|---|
| 1oz / 35um | 约 40mil/A | 约 25mil/A | 常规信号板常用 |
| 2oz / 70um | 约 20mil/A | 约 15mil/A | 电源板常用，载流更好 |
| 0.5oz / 17.5um | 约 80mil/A | 约 50mil/A | 精细布线，载流弱 |
这个表不是精确计算工具，但它能帮你快速判断当前线宽设定有没有"离谱"。
3. 差分对设计规则：高速信号的重头戏
3.1 差分对为什么值得单独开一个话题
先回答一个通俗问题：差分对就是一对线，什么数据线需要这样做？像 USB、HDMI、MIPI、PCIe、Ethernet 这类高速串行信号，信号是成对发送的，一个正一个负，接收端把两边的差值还原出来。因为干扰同时出现在两条线上，做差之后大部分共模噪声被抵消了，所以抗干扰能力特别强。
但这对线的威力是建立在"两条线等长、等距、等宽"的前提下。如果两根线长度差太多，一来一回的相位就错开了，差模转共模，噪声反而更大。如果两根线间距忽大忽小，阻抗就不连续，反射增加，信号质量急剧下降。这就是为什么差分对必须单独设置规则：让软件知道这一对线必须走得多宽、彼此距离多近、允许的最大长度差是多少。
3.2 差分对的核心三参数
PADS Layout 的差分对规则主要管三个参数，这三个参数直接决定了差分信号的质量：
- 线宽（Trace Width）：差分线单根线的宽度，它和介质厚度、铜厚、参考层距离一起决定单端阻抗。50Ω 单端阻抗在常规 FR-4 四层板上，线宽大概在 5mil 左右，具体要用阻抗计算工具算，不能拍脑袋。
- 间隙（Gap）：差分对内两根线的边到边距离，这个参数直接决定差分阻抗。90Ω 差分阻抗常配 5mil 线宽 + 8mil 间隙，100Ω 差分阻抗则常用 5mil 线宽 + 7mil 间隙，但板材差异影响很大，必须以实际叠层计算为准。
- 长度匹配约束（Length Matched）：允许两根线之间有多大的长度差，一般控制在几十 mil 以内。对于较慢的 USB 2.0，±50mil 问题不大；到 PCIe 这类高速协议，要求会更严格。
实操提示：很多人把"差分阻抗"等同于"等于两倍的单端阻抗"，这是错的。差分阻抗由单根线宽、线间距、层叠结构共同决定，即使开一对线都是 5mil 宽，只要间距不同，差分阻抗就会变。所以设置差分对之前，先找板厂要叠层结构和阻抗线宽参考，或用 Polar SI9000 之类的工具算一遍，再把具体数值填进 PADS。
3.3 差分对规则设置四步走
在 PADS Layout 里设置差分对规则，我按顺序拆成四步，照着做就能走通：
第一步：定义差分对网络对。执行“设置 (Setup) → 差分对 (Differential Pairs)”，在弹出的窗口里把成对的网络加进去。一个网络命名加后缀 _P 和 _N 是常见惯例，比如 USB_DP 和 USB_DN，PADS 有个"按命名字符串自动匹配"的功能，只要后缀一致，软件能自动把配对网络捞出来，省去手动挑选的麻烦。
第二步：设置差分对规则参数。在差分对窗口里选中一对网络，点击 Rule 按钮，设置线宽、间隙。默认是使用类规则或默认规则，实际项目里一般单独指定。间隙设置时注意，这个值要大于普通信号线的间距，因为差分对内耦合是好事，差分对之间反而要留足空间，防止相互干扰。
第三步：切换到差分布线模式。在布线工具栏点差分对布线图标，或者按快捷键D+O进入差分对布线状态。这时候光标会拖着一对线走，PADS 会自动保持你设定的线宽和间距，不用手动一条一条对齐。如果布线过程中遇到障碍物，可以用“摇头选项（Tune）”里的蛇形线模式做长度补偿。
第四步：跑长度匹配检查。布线完成后，打开“工具 (Tools) → PCB 编辑器选项”，找到长度匹配的检查功能，看看最长和最短的差分对长度差是否在约束范围内。超了就补蛇形线，没超就收工。当然这个操作也可以在规则里先设定最大长度偏差，布线时让软件实时给出提示，只是新手可能不太熟悉这个提示的查看位置。
4. 从规则到工程的落地实操流程
4.1 规则设置前的三项准备工作
干活之前先磨刀。设置 PADS Layout 设计规则之前，有准备工作做扎实了，后面会非常顺，否则就是反复改：
- 拿到板厂的叠层和工艺能力表。这步最重要。你的线宽、间距目标值不是凭空设定的，是板厂"能做出来"和"做得好"的交集。直接问对接人："你们常规工艺最小线宽是多少？最小间距是多少？最小孔径是多少？"大多数板厂会给一份文档，里面写得很清楚。没有这份东西，后面所有参数都是空中楼阁。
- 理清电源网络和关键信号网络的电流需求。打开原理图，标出哪些网络是电源、哪些是模拟信号、哪些是高速差分对、哪些是低速 I2C/GPIO。每个网络的电流需求心里有个数，后面分配线宽时才不慌。
- 规划层叠结构。四层板的话，L1 信号、L2 地、L3 电源、L4 信号的经典配置，对新手最友好。有了层叠，参考平面确定下来，阻抗计算才是有效的。
这三件事做完，你会发现自己对整块板子的"规则需求"已经有了清晰的全景，剩下的只是在 PADS 里把这些需求翻译成参数而已。
4.2 实操步骤：从默认规则到类规则再到差分对
我用一个具体案例带你走一遍。假设要做一块四层板，有 5V 电源、3.3V 电源、USB 2.0 差分对、若干普通 GPIO 和 I2C。
第 1 步：设置默认规则
打开“设置 → 设计规则”，在 Default 节点下，Clearance 页签里把线到线设为 8mil，线到焊盘设为 8mil；Routing 页签里把推荐线宽设为 8mil，最小线宽设为 5mil，最大线宽设为 50mil。这个设置的意思是：普通信号线默认 8mil，遇到高密度区域可以缩到 5mil，电源布线可以加宽到 50mil。注意最大线宽不设的话，软件默认是跟推荐值一致的，到时候你想加宽电源线都加不了。
第 2 步：建立网络类
在 Class 节点下，右键新建类。我把 5V 和 3.3V 网络加进 POWER 类，电源网络规则单独给大线宽 30mil，间距也放宽到 12mil。USB 两个网络加进 DIFF 类。普通信号网络不用管，走默认规则。这时就形成了默认规则兜底、电源类单独覆盖的分层结构。
第 3 步：定义差分对并设置参数
执行“设置 → 差分对”，把 USB_DP 和 USB_DN 配对。根据阻抗计算，设置线宽 6mil、间隙 7mil。USB 2.0 对长度差要求相对宽松，我把最大长度差设为 50mil。
第 4 步：布线时充分利用规则提示
布线过程中按 F8 切换布线模式，PADS 会根据规则自动调整线宽。遇到 DRC 错误，比如间距不足，会有绿色高亮提示，这时候不要急着忽略，先看是规则太紧还是走线太挤。实际项目里，真需要缩间距的地方，用条件规则单独开，而不是全局放宽，这个习惯要从新手期养成。
4.3 规则检查：布线完成后的三件套
布线完成不等于任务完成，规则检查才是收尾重头戏。PADS Layout 有一个非常实用的验证工具，在"工具 (Tools) → 验证设计 (Verify Design)"里，执行后它会按你设的规则跑一遍全板 DRC。建议按三个层级分别检查：
- 验证安全间距（Clearance DRC）：确认没有间距违规。如果你的板子上出现大量绿色高亮，先别急着改线，排查一下是规则本身太紧，还是走线确实不合理，再决定是调规则还是调走线。
- 验证线宽：确认所有走线都在最小最大线宽范围内。经常有新手发现某根线被软件"偷偷"缩细了，就是布线过程中避让导致的，检查一下就能揪出来。
- 验证差分对长度匹配：在 DRC 选项里勾选差分对检查，PADS 会列出所有差分对的长度差。
我在实际项目中养成的习惯是：布线过程中随时按
F9临时打开 DRC 在线检查，画完板子再全板跑一次静态 DRC，最后交付前再看一遍差分对报告。三重保险，基本不会带着低级错误去见板厂。
5. 新手最容易踩的五个坑和排查方法
5.1 整板间距报错的根本原因和处理思路
新手最容易遇到的状况：明明按照教程设置了 8mil 间距，一跑 DRC 满屏报错。绝大多数情况不是设置错了，而是有对象没被覆盖到。比如你在 Default 规则里设置了线到线 8mil，但过孔到过孔的间距没设，软件会采用默认值或沿用更保守的值，结果过孔之间的距离就报错了。解决方法很直接：把所有组合都过一遍，尤其是过孔到线、过孔到焊盘、铜皮到线这几项，挨个确认数值。
另一种常见情况是导入别人给的封装后，焊盘周边有隐藏的禁止布线层（Keepout），它也是通过规则约束布线的，不是画个框那么简单。如果 DRC 报错集中在某一颗器件周围，优先检查封装里有没有偷偷带着"禁布区"属性。
5.2 差分对线宽被自动改掉的秘密
差分对布线过程中，有时会发现走线宽度不是你设定的值，或者两根线间距忽宽忽窄。这背后十有八九是差分对规则没有被正确引用。你只定义了差分对配对，但没给这个差分对指定可用的规则，它就会回落到默认规则；默认规则里的线宽又跟你的期望不一致，自然就走得不尽如人意。
还有一种隐蔽情况：多个差分对共用一个类，但其中一个网络已经单独设置了网络规则（Net Rule），网络规则的优先级会覆盖类规则，导致这根线的表现跟预期不一样。排查方法是逐个选中差分对网络，在属性对话框里查看当前生效的规则来源，顺着规则作用链一路查下去，总能看到到底是哪一层规则在"捣乱"。
5.3 板厂说线宽太小做不了，到底以谁为准
置信规则要建立在对制造工艺的认知上。有些新手画板时把线宽设成 3mil，板厂打电话说做不了，还振振有词说"仿真软件说 3mil 没问题"。这里要分清：仿真软件算的是电气性能，板厂讲的是制造良率。3mil 线宽在先进工艺的板厂可以做，但普通样板厂做出来的良率低，孔壁铜薄、蚀刻缺口都是潜在问题，所以板厂不建议做。常规做法是：高速信号线宽不够就走层叠设计来做阻抗，而不是无脑缩线宽。比如 100Ω 差分阻抗，用 5mil 线宽 + 7mil 间距做不到，可以通过增加介质厚度或调整参考层距离来实现，而不是把线宽压到 4mil 去硬凑。
5.4 规则改了，但布线时怎么不生效
这类问题常见在改了规则但没有重新生成或刷新。PADS 的规则修改有些是实时生效，有些需要重新执行一次布线动作才生效。比如你已经在自动布线阶段把线布完了，这时候修改规则，已布的线不会自动按新规则重布，需要手动拉线或重新布线。新手千万不要以为自己改了规则，所有已布线段都会自动调整。
5.5 差分对过孔的坑
差分对换层时通常需要成对放置过孔，而且两个过孔之间要对称，这样信号换层才是干净的。有些新手为了省面积，把两个过孔错开很远，导致过孔处的阻抗突变，信号反射严重。PADS 里设置差分对时，可以给差分对设置成对的过孔（即 Via Pair），布线时换层自动放置一对过孔，操作上避免了人为错开的问题。这个细节容易被忽略，但对于 USB 3.0、HDMI 这类较高频率的差分信号，影响非常明显。
6. 最后的经验之谈
我做了这么多年的 PCB 设计，最深的体会是：设计规则不是画完板子后的"检查工具"，它是贯穿整个设计流程的"约束框架"。新手拿到一个新项目，我建议第一件事不是打开 PADS 就开始拖器件，而是先花半小时把规则体系搭好。这个半小时花得值，后面画板、改板、出板都能少走很多弯路。
还有一个小技巧值得单独提一下：规则设置完成后，用“文件 (File) → 导出 (Export)”把设计规则保存成.rul文件，放在工程目录里归档。下次做类似项目，直接“导入规则”，一键套用，省得重新敲一遍参数。这个习惯坚持下去，你会发现自己做板子的速度和良率都在稳步提升。
最后再提醒一句：设计规则里的每一个数值，都值得你多问一个"为什么"。为什么是 8mil 而不是 6mil？为什么电源线要走 30mil？每次弄懂一个"为什么"，你对 PCB 设计的理解就更深一层，这比单纯记住操作步骤有用得多。项目做得越多，你会越认同这个观点。
