前两天帮同事看一块5V/2A的适配器板子，上电之后输出只有0.3V跳来跳去，万用表挂在VDD上，电压在7V到15V之间来回摆，示波器探到Gate，从头到尾一个脉冲都没有。CR6842这颗芯片在中小功率反激电源里用得非常多，适配器、充电器、待机电源随处可见，但一旦碰上这种“VDD跳变加Gate无输出”的组合故障，很多人会一头扎进数据手册里翻半天，却忽略了一个关键点：这两个症状从来不是孤立的，它们往往是同一个根因的两种表现形式。
这篇文章我就按实际排查的顺序，把整个过程拆开讲清楚。从VDD为什么跳、Gate为什么不出波，到示波器探头应该夹在哪、哪些参数要算一遍，再到几个我踩过的坑，全部记录成文。适合手里正在调反激电源、或者准备用CR6842做小功率方案的工程师参考，尤其是刚接触开关电源调试的朋友，这篇文章能帮你少走不少弯路。
1. 先理清两个症状的因果关系：VDD跳变与Gate无输出
1.1 先看现象，别急着换芯片
我在排查这类故障时，第一步从来不是拿电烙铁拆芯片，而是先坐下来对着板子想清楚：现在板子上到底发生了什么？
VDD跳变和Gate无输出，表面上是两个独立症状，实际上大多数时候是因果关系。CR6842这类PWM控制IC要正常工作，前提是VDD电压稳定落在芯片的工作区间内。芯片内置的欠压锁定电路（UVLO）有一个开启阈值和一个关闭阈值，典型情况下VDD要充到大约16V左右芯片才会开始输出Gate脉冲，然后当VDD掉到某个更低的值（比如9V左右）芯片又会关断。这两个阈值之间的差值就是UVLO回差。
如果VDD一直在这个区间里来回穿越，芯片就会进入一种“刚醒来又睡过去”的状态：电压充到开启阈值→Gate开始输出→但因为某种原因芯片没能维持住自供电→VDD掉到关闭阈值→芯片关断→VDD又被重新充上去。这个循环不断重复，表现在示波器上就是VDD呈锯齿波跳变，Gate要么完全没有脉冲，要么只在每个周期开头蹦出几个孤零零的脉冲。
所以遇到这类故障，不要先问“为什么Gate没输出”，要先问“为什么VDD稳不住”。
1.2 VDD为什么会“跳”：自供电回路没接上
反激电源里，CR6842的VDD供电来源有两个阶段，这个区分特别重要。
第一个阶段是启动阶段。上电瞬间，芯片还没开始工作，VDD电容靠内部高压启动电流源或者外部启动电阻从母线取电，慢慢充电。这个阶段的电流很小，一般只有几百微安到毫安级，所以VDD上升速度完全取决于VDD电容的容量和充电电流的大小。
第二阶段是正常工作阶段。芯片开始输出Gate脉冲，变压器开始储能和释放能量，辅助绕组（也叫自供电绕组、VDD绕组）上的感应电压经过二极管整流、电容滤波后，接管VDD的供电。这时候VDD不再依赖启动电路，而是由辅助绕组持续提供能量。
问题就出在这个“接管”过程上。如果辅助绕组没焊好、整流二极管方向装反、VDD电容容量太小，或者输出电压没有建立起来，那么芯片启动后一旦开始消耗电流，VDD就会迅速往下掉，掉到UVLO关闭阈值后芯片关断，然后启动电路再次把VDD充上来。这就是VDD锯齿波跳变的完整物理过程。
1.3 VDD正常却无Gate输出：那是另一类问题
当然也存在VDD非常稳定，但Gate就是没有脉冲的情况。这种时候病因不在供电，而在芯片自身的保护逻辑或者驱动链路上。
CR6842这类芯片的保护功能相当全：过压保护（OVP）、过温保护（OTP）、逐周期限流（OCP）、输出过载保护（OLP）等等。其中有些保护是打嗝式的，有些是锁存式的。锁存式保护一旦触发，芯片会保持关断状态直到断电重启。碰到VDD稳定但Gate无输出，而且要拔掉电源等几秒再上电才能恢复的现象，十有八九是触发了锁存保护。
另外还有一种很常见的情况：CS引脚（电流采样引脚）电压异常。CS脚通过采样电阻检测原边电流，一旦超过内部阈值，芯片会立即关断Gate脉冲。如果采样电阻虚焊、开路，或者CS脚到采样电阻的走线受到严重干扰，芯片就会在脉冲刚发出的瞬间立刻把它掐掉，表现出来就是Gate几乎无输出，或者只有极窄的毛刺。
所以刚开始排查时，务必先分清楚是“VDD反复重启导致的Gate无脉冲”，还是“VDD稳定但Gate被保护锁死”。这两种情况的排查方向完全不同，搞混了会浪费大量时间。
2. 排查VDD跳变的完整链路：从波形到元件的证据链
2.1 示波器测量点布局与安全前提
排查反激电源故障，示波器是绝对的主角，但测之前必须先解决安全问题。反激电源原边和市电直接相连，整个一次侧GND是“热地”，和大地之间有高压。普通示波器探头的地线夹子是通过电源线接大地的，直接夹到一次侧地上，等于把市电通过探头地线短路到大地，轻则跳闸，重则炸管、烧探头。
我在实验室里调这类板子，固定用隔离变压器给待测板供电，或者用差分探头/隔离通道测VDD和Gate波形。如果你手头只有普通探头，至少要在前端加一个隔离变压器，让待测板的地和大地彻底分开，然后用普通探头的地线夹子夹一次侧地才能勉强使用。但说实话，隔离变压器隔离之后，用普通探头也是可以的，前提是确认待测板的地确实与大地隔离了。
测量点的选择也有讲究。VDD波形最直接的测法是探头直接点VDD引脚，或者点VDD电容正极，地线夹子接芯片的GND脚而不是随便找一个大铜皮，GND脚到辅助绕组的回流路径上往往有较大的di/dt噪声，如果夹远了波形会带上一堆毛刺，影响判断。
Gate波形则建议直接测MOS管的栅极而不是芯片的Gate引脚，因为驱动电阻上会有压降和振铃，栅极波形才是MOS管实际看到的信号。两路探头可以分别测VDD和Gate，用示波器的余晖模式观察整个启动过程。
2.2 三类VDD波形对应三类病灶
根据示波器上看到的VDD波形形态，基本可以把故障范围压缩到很小的区间。
第一种：VDD像锯齿波，从0开始缓慢爬升，爬到16V左右掉下来，然后重新爬升，周期大概是几百毫秒到几秒。这种波形说明启动电路能正常给VDD电容充电，但芯片每次启动后都无法维持自供电。优先检查辅助绕组整流二极管极性、焊接情况、辅助绕组是否开路，以及VDD电容本身是否损坏、容量是否足够。
第二种：VDD能冲到16V以上，但电压掉到某个值后不是回到0，而是回到一个中间值（比如12V）再往上爬。这往往意味着芯片偶尔能输出几个脉冲，辅助绕组偶尔能供上一点电，但能量不足，带不动VDD的消耗。这种情况要怀疑驱动电阻是否偏大、MOS管开关是否正常、变压器辅助绕组匝数是否不足，甚至次级输出整流二极管是否损坏导致输出建立不起来。
第三种：VDD一直上不去，最高只能到几伏。这种情况说明启动电流路径有问题，比如启动电阻开路、VDD电容漏电严重、芯片内部损坏、或者VDD引脚对地短路。用万用表电阻档测VDD引脚对地电阻，如果接近短路，先把VDD电容拆下来测，如果拆了电容还是短路，那基本就是芯片本体坏了。
2.3 自供电绕组的二极管、匝比与电容检验
锁定是自供电回路问题后，接下来就要把这一条链路上的每个元件过一遍。
辅助绕组整流二极管是非常容易出问题的点。肖特基二极管或者快恢复二极管装反方向是常有的事，尤其是PCB丝印不清晰或者手工焊接的时候。二极管装反的直接后果就是辅助绕组产生的感应电压经过二极管后不是给VDD电容充电，而是把VDD往下拉，芯片永远无法完成自供电切换。另外，二极管的反向恢复时间太慢、耐压不够也会导致辅助绕组输出异常，不过这种damage不太常见，优先查极性。
辅助绕组的匝比问题则隐藏得更深。反激电源的辅助绕组输出电压和输出电压、匝比直接相关，如果辅助绕组匝数设计得太少，重载时输出电压被拉低，辅助绕组电压也跟着低，可能供不住芯片；如果匝数太多，轻载或空载时输出电压偏高，辅助绕组电压跟着飙高，可能触发VDD OVP锁存。这个问题在原理图阶段就要算清楚，后面我会专门写一节怎么算。
VDD电容也值得单独说。我看到很多工程师习惯性在VDD引脚放一个10uF电解电容，但电解电容在高频下ESR和ESL都比较差，建议在芯片VDD引脚旁边再就近放一颗0.1uF陶瓷电容做高频退耦。如果VDD跳变频率比较高，你可以用示波器看VDD波形上的纹波，如果纹波幅度超过100mV甚至几百mV，就要怀疑陶瓷电容位置太远或者根本就没放。
2.4 次级侧导致VDD不稳的隐蔽路径
很多时候VDD跳变的根因根本不在原边，而在次级。这一点非常容易被忽略。
反激电源的输出电压是通过变压器耦合到辅助绕组的，辅助绕组看到的电压随输出电压变化而变化。如果次级输出端出了问题导致输出电压建立不起来，那么辅助绕组电压自然也一直停留在极低的水平，芯片永远无法完成自供电交接。
我最常遇到的一个坑是：输出整流二极管短路。次级肖特基二极管被击穿后，变压器副边相当于短路，反激能量全部被吞掉，输出电压起不来，辅助绕组也没有电压，现象同样是VDD锯齿波跳变、Gate无输出。这种时候只盯着原边查，怎么查都查不出来。
另一个隐蔽路径是反馈环路异常。反激电源的反馈环路（TL431加光耦那一套）如果出问题，有可能导致输出电压过高或过低。输出电压过高时，辅助绕组电压也跟着高，VDD会被抬到OVP阈值触发锁存；输出电压过低时，辅助绕组电压不够，芯片反复重启。
所以排查VDD跳变时，我的习惯是同时用万用表盯着次级输出电压，如果次级输出也在跳变，那问题很可能在次级侧；如果次级输出稳定但VDD不稳，再回原边找原因。这样能快速切分故障区域。
3. Gate无输出的逐级定位：驱动链路上的每一环都值得怀疑
3.1 先用静态电阻确认引脚级故障
当VDD稳定但Gate无输出时，第一步不是上电，而是先断电用万用表电阻档测量几个关键点的静态阻抗。
测Gate引脚到地的电阻。正常情况下，Gate引脚通过驱动电阻接MOS管栅极，MOS管栅源之间一般有栅极电阻，也可能并联了稳压管，实测阻值一般在几十千欧到几百千欧。如果Gate引脚对地接近短路，就把驱动电阻断开再测，判断是芯片内部损坏还是MOS管栅源击穿。
测VDD引脚对地电阻，排除VDD电容击穿和芯片供电脚内部短路。测CS引脚对地电阻，正常应该有几百欧到几千欧，若接近0说明CS电容击穿，若开路说明采样电阻虚焊。测VFB引脚（反馈输入）对地电阻，判断光耦和反馈网络是否有问题。
这些静态测量看起来简单，但能在上电之前就排除一大批无谓的损坏风险。如果上电后发现Gate有输出但MOS管没动作，再回头测驱动电阻是否开路，那又是另一条排查路径了。
3.2 上电后按引脚状态缩小范围
静态测量没问题，可以上电测动态波形。此时我习惯把示波器四个通道全部利用起来：VDD、Gate、CS、VFB。通过这几个引脚的电压状态组合，可以快速锁定故障类别。
| 引脚状态组合 | 可能的故障原因 |
|---|---|
| VDD正常、Gate无脉冲、CS为0V | 反馈环路把芯片锁死，检查VFB电压 |
| VDD正常、Gate无脉冲、CS超过保护阈值 | 电流采样电路异常或原边过流，检查采样电阻和滤波电容 |
| VDD正常、Gate无脉冲、VFB为0V | 光耦饱和导通或VFB对地短路，检查反馈回路 |
| VDD正常、Gate有窄脉冲、CS上有尖峰 | 采样电阻布局不良导致噪声误触发OCP |
| VDD正常、Gate稳定输出但MOS管不动作 | 驱动电阻开路或MOS管损坏 |
这个表是我在实际调试中反复验证过的，基本覆盖了绝大多数“VDD正常但Gate不出波”的情况。
特别说一下VFB引脚。CR6842的反馈引脚一般连接光耦的集电极，光耦导通程度越深，VFB电压越低，占空比越小。如果次级反馈环路异常导致光耦一直深度导通，VFB会被拉到接近0V，芯片认为输出严重过压，会持续减小占空比直到停止输出，Gate自然就没有脉冲了。
3.3 被忽略的驱动电阻与MOS管寄生参数
驱动回路上的元件数量不多，但每一个都可能在特定条件下让Gate信号“消失”。
驱动电阻（Rg）串在芯片Gate引脚和MOS管栅极之间，作用有两个：一是限制驱动电流，防止栅极电压振铃过大；二是抑制EMI。如果Rg阻值选得过大，比如设计时用了10Ω，实际想改成减慢开关速度换成了100Ω，栅极充电时间会显著变长，在某些频率和占空比下，MOS管可能还没完全导通就被迫关断，相当于没开通，输出和自供电都建不起来，VDD也会被拖掉。
还有一种情况，MOS管栅源并联的稳压管或小电容虚焊，栅极抗干扰能力下降，开关瞬间的dv/dt通过米勒电容耦合到栅极，可能让MOS管误导通或者误关断，波形上表现为Gate信号被干扰得一塌糊涂。
所以我排查Gate问题时，从来不只看芯片引脚有没有波形，而是坚持测MOS管栅极的实际波形，并且用小负载（比如电子负载恒定小电流）做一次，再用满载做一次，对比两种工况下的栅极波形差异。
3.4 CS引脚噪声与逐周期限流的误触发
CS引脚是电流模式控制芯片的核心采样点，它通过采样电阻检测原边开关电流，芯片根据CS电压决定当前周期是否关断Gate。正常工作时，CS脚电压是一个和原边电流成正比的斜坡信号，峰值在满负载时接近保护阈值。
CS脚最容易出的问题有两个：一是滤波电容没加或容值太离谱，导致开关尖峰直接叠加到CS信号上，在MOS管开通瞬间产生一个很高的窄尖峰，触发逐周期限流，Gate输出被斩波；二是采样电阻布局不好，走线太长且离功率回路太近，地线上大的di/dt在走线电感上产生压降，串到CS信号里。
这类问题现象很迷惑：静态测量所有元件都正常，VDD也稳定，Gate有脉冲但占空比很小，带上负载后输出能力严重不足，变压器还可能发出吱吱的啸叫。用示波器看CS脚波形，能看到明显的尖峰超过保护阈值，但把滤波电容加大、把采样走线改成从采样电阻直接单独走回芯片GND之后，故障消失。
我在这上面栽过一次，当时查了两个小时没找到原因，最后是在CS脚和GND之间并联了一颗470pF电容才恢复正常。后来复盘，根因是采样电阻的GND走线经过了一个功率二极管底下的铜皮，每次开关都有很大的电流跳变，感应电压直接叠加到了CS信号里。
4. 一个真实调试案例：5V/2A适配器反复重启的完整排查过程
4.1 故障现象与初步判断
拿一个实际案例来完整走一遍排查流程。板子用的是CR6842，输出5V/2A，故障描述是“上电后输出只有0.3V，且反复跳动”。
我拿到的第一手信息就这么几个字。上电用万用表测输出，确实在0.2V到0.5V之间摆动；示波器点VDD，波形是一个周期大约1.5秒的锯齿波，VDD从0爬到15.8V，然后掉到7V左右，再重新往上爬；Gate波形在VDD爬升阶段偶尔有几个很窄的脉冲，大多数时候没有任何输出。
看到这个波形，我第一判断就是：芯片在反复尝试启动，但自供电没有成功接管，所以VDD每次充到开启阈值后，芯片一工作就把电容里的电耗光，掉回关闭阈值重启。这时候我不急着动原边，而是先切分故障区域：输出是不是也起来了？
用万用表同时看输出和VDD，发现输出始终在0.3V以下，完全没建立。变压器次级没有输出，也就意味着辅助绕组没有能量来源。那么问题要么是原边根本没正常开关，要么是次级输出链路断了。
4.2 波形验证的完整证据链
接下来把示波器通道重新分配：CH1测VDD，CH2测Gate，CH3测MOS管漏极电压，CH4测次级输出。
上电观察，在VDD爬升到15.8V的那一瞬间，CH2上确实出现了一小串Gate脉冲，大约十几个，每个脉冲宽度很窄，随后Gate消失，VDD开始下滑。MOS管漏极波形也有对应的开关动作，说明芯片确实在努力工作了。次级输出只在脉冲期间有极微小的上升，电压表上几乎看不出来。
这个现象很关键：证明芯片、MOS管、变压器原边这一段基本是通的，问题出在为什么只有十几个脉冲就停了。要么是原边电流保护触发了，要么是反馈环路把它关断了，要么是自供电没接上导致VDD掉电。
继续往下看，CH4测次级整流二极管阳极，用交流耦合看有没有波形。结果发现次级整流二极管阳极有开关波形，幅度大约十几伏，但整流二极管后的输出电容上电压只有0.3V。这说明变压器副边有能量输出，但被什么东西挡住了。
断电用二极管档测次级整流二极管，发现正反向都导通，管子已经击穿短路。次级输出被短路，输出电压建立不起来，辅助绕组自然也没有电压，VDD掉电重启。整个链条闭环了。
4.3 最终定位与修复
找到损坏的次级整流二极管后，更换同规格的肖特基管，再次上电测试。VDD瞬间稳定在12V左右，Gate输出稳定的方波，输出5V正常建立，带2A负载后各项指标都正常。
这个案例的价值在于：它完整展示了VDD跳变和Gate无输出是如何由次级故障传导到原边的。次级整流二极管短路这个故障和CR6842本身没有任何关系，但它的故障表现形式就是VDD锯齿波和Gate脉冲缺失，如果只盯原边元件，可能绕一大圈都找不到问题。
所以给所有做电源调试的同行一个建议：碰到VDD跳变，先测次级输出，不论次级是不是故障的高发区，这个测量只需要十秒钟，却能避免走好几天的弯路。
5. 根据故障反推参数设计：VDD电容、供电绕组匝比与启动时间
5.1 启动时间计算与电容容量权衡
VDD电容的取值直接影响启动时间和掉电保持能力，这个参数在原理图阶段就该算好，而不是随手填一个10uF。
如果芯片使用外部启动电阻从母线给VDD电容充电，启动时间可以近似用RC充电公式估算。假设启动电阻R_start为1.5MΩ，VDD电容C_vdd为10uF，母线电压V_bus为310V（220V交流整流后），CR6842的VDD开启阈值VDD_ON取16V，那么启动时间大约是：
t ≈ -R × C × ln(1 - VDD_ON / V_bus)
代入数值：1.5MΩ × 10uF ≈ 15秒的时间常数，ln(1 - 16/310) ≈ -0.053，算出来启动时间约0.8秒。
如果把VDD电容加大到22uF，同样条件下启动时间会长到接近1.7秒。插电后要等将近两秒才有输出，很多应用场景接受不了。反过来，VDD电容取得太小，芯片启动瞬间消耗的电流会让VDD瞬间跌落，如果辅助绕组接管有延迟，就可能反复重启。
如果芯片内置高压启动电流源，用的是恒流充电模型，启动时间就是：
t = C_vdd × VDD_ON / I_start
假设启动电流I_start为0.7mA，C_vdd为10uF，t算出来约0.23秒，比外部电阻快很多。
实际调试中我一般先按手册推荐值放VDD电容，然后在示波器上观察启动瞬间的VDD跌落幅度。如果启动时VDD最低点离UVLO关闭阈值太近，就适当加大电容；如果启动时间太长，就减小电容或调整启动电阻，两者要平衡。
5.2 供电绕组匝比：轻载OVP与重载掉电的折中
辅助绕组匝比设计得合不合理，长期使用后会通过各种故障暴露出来。我见过不少批量生产的电源在高温老化时偶发VDD OVP锁存，根因就是辅助绕组匝比偏高，高温下输出电压略涨，辅助绕组电压跟着涨，超过了芯片OVP阈值。
辅助绕组电压的估算方法是：VDD ≈ (Vo + VF_secondary) × Na / Ns - VF_auxiliary。其中Na是辅助绕组匝数，Ns是次级绕组匝数，VF是整流二极管正向压降。
举个例子，输出12V，次级整流二极管压降0.5V，希望VDD正常工作时在15V左右，那么Na/Ns大约取15/12.5=1.2。如果输出5V、VF为0.5V，希望VDD在14V，匝比大约取14/5.5=2.55。
需要注意的是，变压器绕组的匝数只能取整数，实际匝比会和计算值有偏差，绕完后要实测一下VDD电压，再微调VDD电容或者供电电阻（有些设计会在辅助绕组输出串一个小电阻）。轻载时因为输出电压通常会略高于额定值，VDD也会跟着抬高，要留出足够的OVP余量。CR6842的VDD过压保护点一般在30V级别（具体看手册），正常设计时VDD工作电压不要超过20V比较稳妥。
5.3 反馈环路异常如何伪装成VDD故障
反馈环路导致VDD异常，是我认为最难排查的故障类型之一，因为它的故障现象千变万化，而且很容易让人误判为原边供电问题。
常见的一种情况是光耦CTR衰减。电源使用几年后光耦的电流传输比下降，次级TL431调节时，光耦原边需要更大的电流才能把VFB拉到同样的电平。如果前级驱动电流不足，反馈环路就会在某个点上失效，输出电压偏高。输出电压一高，辅助绕组电压跟着高，VDD持续上升，触发OVP。
另一种是TL431损坏或虚焊导致反馈开环。反馈开环时，光耦不导通，VFB被内部上拉电阻拉到高电平，芯片误认为输出严重不足，会一直加大占空比输出，输出电压飙升，VDD跟着飙升，很快触发OVP。在示波器上看到的现象是：VDD一直缓步上升，直到某个点Gate突然关闭，VDD随后下降，过一会儿又上升，形成周期性的“爬坡-掉电”波形。
所以当我看到VDD不是锯齿波而是缓慢爬升后突降时，第一反应就是去查反馈环路而不是供电回路。把光耦从电路中断开一个脚（或者断开TL431的一个引脚），VDD/Gate状态通常会立刻改变，通过这种人为断开反馈的方式可以快速区分病因在反馈侧还是供电侧。
6. 调试验证清单与量产前的稳定性确认
6.1 带载、轻载、短路三种状态的波形验收
修好板子的基本功能还谈不上完成，至少要过一遍三种基本工况的波形验收，确认故障不会在极端条件下复发。
第一个工况是满载启动。用电子负载设定额定电流，反复上电断电几十次，观察每次启动的VDD波形和Gate启动时序是否一致。特别要注意满载启动瞬间VDD的跌落幅度，如果最低点已经接近UVLO关闭阈值，那在低输入电压（比如90V AC）下很可能启动失败，需要提前调整。
第二个工况是轻载和空载。反激电源在轻载时会进入跳周期模式，Gate脉冲变成一阵一阵的。这时候要观察VDD纹波是否过大。轻载时辅助绕组的能量很弱，如果VDD电容偏小，VDD会出现明显的周期性纹波，幅度过大就可能误触发UVLO或OVP。
第三个工况是输出短路保护。短路反激电源的输出，芯片应该进入打嗝模式，输出功率被限制在安全的水平。用示波器看短路瞬间的VDD波形，如果VDD被拉到很低或者飙升到异常值，说明保护逻辑还有问题。正常的短路保护应该是VDD维持在一个范围内波动，Gate脉冲要么没有，要么被限制在极窄的宽度。
6.2 PCB布局中的地线、VDD走线与采样走线
很多VDD跳变和Gate异常的问题，根源不在于电路设计，而在于PCB布局。这听起来像玄学，但实际上原理非常清晰。
VDD电容离CR6842太远是常见的布局问题。VDD电容既是启动能量的来源，也是芯片工作时的能量缓冲，它到芯片VDD引脚和GND引脚的回路面积必须尽量小。我见过一块板子把VDD电容放在辅助绕组二极管附近，和芯片隔着一段细长的走线，结果启动瞬间VDD纹波大到芯片直接重启。把电容挪到芯片旁边后问题立刻消失。
采样电阻的走线是另一个重灾区。CS引脚到采样电阻，以及采样电阻的GND端到芯片GND引脚，这两段走线必须单独走，不能在采样电阻下面再串别的功率走线。我习惯的做法是让采样电阻的GND引脚通过一条独立走线直接回到芯片GND引脚，不在中间和功率地的其他器件共用铜皮，这样可以最大限度避免di/dt噪声耦合到CS信号里。
Gate驱动回路的走线也要注意。芯片Gate引脚到驱动电阻再到MOS管栅极，这段走线要短而粗，且与源极回流线形成尽量小的环路面积。驱动回路环路面积大，不仅EMI变差，还可能导致栅极电压被干扰，严重时就是误关断甚至误导通。
6.3 老练测试时的温度与输入电压扫描
最后说一下量产前的确认。我习惯在所有波形看起来正常之后，再做一轮老练和边界扫描，这一步能暴露出很多偶然性问题。
输入电压扫描：分别在90V AC、220V AC和264V AC（或对应设计的宽压范围）下测满载启动和满载稳定运行的VDD波形。低压输入时原边电流大，辅助绕组在重载时可能供不上电，VDD会偏低；高压输入时空载或轻载VDD可能偏高。两端都要留余量。
温度扫描：用恒温箱做高温和低温老化。高温下电解电容容量会衰减，芯片的开关参数也会漂移，容易暴露VDD欠压或过压问题；低温下启动电流变小，启动时间会变长，用示波器确认启动时间仍然满足要求。
我在老练测试时还会做一次连续开关机测试，每30秒开关机一次，持续几百个循环，同时监控输出和VDD。这类测试对发现电解电容不良、虚焊等问题非常有效，尤其是VDD规格偏小的设计，连续开关机几次后电容温度升高，容量下降，故障就会偶发暴露出来。
几个调完几百片板子后的体会
反激电源的调试和一般数字化电路调试不一样，它涉及的参数是强耦合的：改一个VDD电容，可能影响启动时间、轻载纹波、OVP余量；改一个辅助绕组匝数，可能影响满载VDD、轻载VDD、甚至EMI。所以调板子时不要追求“碰巧能工作”，而是要把每个参数背后的物理过程想透彻，出了问题知道是哪条能量路径断了，而不是盲目换件。
最后分享一个非常实用的小技巧：修好板子之后，我会用示波器的余晖模式把VDD波形从启动到稳定的整个过程的轨迹记录下来，保存成参考波形。以后再拿到同款板子来修，直接对比一下VDD波形的形态，能瞬间判断故障是供电回路、反馈环路还是保护误触发，排查效率提升非常明显。
