开春那阵子我在调一块1.8寸的TFT LCD模块，128x160分辨率，ST7735S驱动，SPI接口。程序跑起来后我往屏幕中间画了一个约128x80像素的中灰色块，四周铺纯白。结果很奇怪：灰块左右两侧各出现一条明显的亮边，上下边缘却几乎正常。我把背景改成纯黑再跑，亮边消失了，可灰块的上下边缘反而出现了拖影状偏色。同一块屏、同一个灰块，只是背景换了个颜色，干扰方向就跟着变了。
这个现象就是TFT LCD里老生常谈的Crosstalk，中文圈子里常叫串扰。但很多人把串扰当成一个笼统的概念，实际调试时你会发现，水平方向的干扰和垂直方向的干扰，背后的物理机制几乎是两条完全不同的路。这篇文章就以128x160这类小尺寸TFT LCD为具体对象，把两侧现象拆开讲清楚。
1. 一块1.8寸屏上的“幽灵图像”：把Crosstalk的方向问题拆开
1.1 复现一个典型的串扰画面
先说我遇到的测试图案。整屏分辨率128x160，背景RGB(255,255,255)，中间画一个矩形，大约是x从32到96，y从40到120，填充RGB(128,128,128)。屏幕刷完之后肉眼能看到：灰色矩形左右边缘外侧约两到三像素宽的区域内，白底上出现一条发亮的浅色边，仔细看甚至带一点偏色。而矩形的上下边缘外侧几乎看不出来。
把背景改成RGB(0,0,0)，也就是纯黑，再次刷新同样的灰块。这次左右亮边消失了，反而在灰块的上边缘和下边缘附近，灰块内部的灰阶出现肉眼可分辨的亮度偏移，上边沿偏亮一点、下边沿偏暗一点，类似“拖影”。
这就是一个非常典型的Crosstalk表现。之前不少人遇到这类问题，第一反应是“屏坏了”或者“驱动IC没配好”，其实不一定——它更可能是面板本身在某一方向上的串扰残影，需要你从驱动波形和像素保持特性去查根源。
1.2 水平干扰和垂直干扰，为什么必须分开看
串扰按方向可以粗分为水平干扰和垂直干扰。水平干扰指某一行内，左右方向上的亮度互相影响；垂直干扰指像素上下方向上、行与行之间或列方向上的耦合影响。
这两个方向的干扰源在物理上完全不同。水平干扰更多和公共电极COM的电阻、驱动瞬态电流、源极驱动器的建立过程有关；垂直干扰则更多和TFT关断漏电流、存储电容的保持能力、栅极线耦合有关。这也是为什么你换背景色之后干扰方向会改变：白背景会让COM线上的瞬态压降更明显，黑背景则让漏电差异更突出。
搞清楚这一点，后面做测试图案设计和驱动参数调整，思路就清晰多了。盲目去改VCOM电压或者加长预充电时间，很可能改完一个方向好了，另一个方向反而更严重。
2. 水平干扰的根子：COM线上的压降不是零
2.1 先回顾一下TFT像素到底怎么工作的
TFT LCD的每个像素，本质上就是一个由TFT开关控制的电容负载。像素电极和公共电极之间夹着液晶，等效电容记为Clc，旁边通常还会并联一个存储电容Cs。栅极线GATE负责控制TFT的导通和关闭，源极线SEG负责输送灰阶电压。
一行选通时，GATE拉高，TFT导通，SEG上的电压给Clc和Cs充电。GATE拉低后，TFT关闭，像素电容开始“保持”这个电压，直到下一帧再次选通。液晶分子感受到的其实是像素电极与公共电极之间电压的有效值。因此,公共电极COM的电位是否稳定、是否在面板各处一致，直接决定所有像素显示的准确性。
难点在于，COM不是一个理想零阻抗节点。小尺寸面板的公共电极是一整面ITO导电层，它从驱动IC输出端到面板远端之间是存在电阻的。整面ITO的方块电阻通常在几欧姆到几十欧姆量级，等效到驱动IC的COM引脚到面板最远处，会形成一条分布式RC网络。
2.2 COM翻转瞬间的电流冲击有多大
为了避免液晶材料发生电化学极化，TFT LCD必须使用交流驱动。这意味着在一帧时间内，COM电压要在两个电平之间来回翻转，SEG输出的极性也要配合同步翻转。1.8寸屏60Hz刷新率、160行，逐行扫描时每行选通时间大约是104微秒，但COM翻转不是慢慢来的，驱动IC通常会在极短的时间内把电压摆过去。
我们按量级估算一下：一块1.8寸面板的整体负载电容，包括所有像素电容和走线寄生电容，大概在几十纳法到一两百纳法之间。假设总电容100nF，COM翻转幅度5V，翻转时间2微秒，那么瞬态充电电流大约是I = C × dV/dt = 100e-9 × 5 / 2e-6 = 250mA。这个电流全部流过COM走线的电阻。
如果COM走线从IC端到面板远端有10欧姆等效电阻，那么远端和近端之间就可能出现2.5V量级的电位差。这个电位差是动态的、随充电电流实时变化的。液晶看到的是Vpixel减去VCOM，VCOM在不同位置不一样，显示灰阶自然就不一样。
2.3 为什么大面积跳变时水平干扰最明显
COM线上的压降不是持续不变的，它主要在SEG大范围切换时被激发。当画面内容从大面积纯白切换到带灰块等图案时，源极驱动器要为大量像素电容充电，内部电源和地线上的电流冲击会比平稳画面时大得多。
这个冲击电流会通过IC内部的公共走线耦合到VCOM输出，或者直接作用在面板COM网络上。表现就是：某个区域正在显示高亮度内容时，周围区域的公共电极电位被瞬间扰动，附近其他区域被选通行的压差随之改变。因为一行是水平方向排列的，所以最终看到的干扰沿着水平方向铺开。
这里有个容易忽略的点：1.8寸这类小屏，FPC上的COM引脚往往只有一两个，COM在面板内部是单边馈电的。这种情况下，离馈电点近的位置和远的位置之间，COM电位差异会更明显。很多同型号面板，不同批次出来串扰表现差异很大，往往就是ITO镀膜的方块电阻批次波动造成的。
2.4 别忘了源极驱动输出本身的建立过程
水平干扰还有一个叠加来源：SEG线自身的电压建立过程。当一行选通且SEG需要从上一行的电压跳到当前行的目标电压时，源极驱动器的输出级需要一定的建立时间。若建立时间不足，未被充分充放电的SEG电压在采样时刻可能偏离理想值，尤其当相邻列的数据翻转方向不同时，这种偏差还会往不同方向走。
驱动IC普遍会在源极输出级做“电荷共享”预充电机制，简单说就是把相邻输出先短接一下，让电荷互相均衡，再拉向目标电位。这个功能本意是省电和减少突变，但如果电荷共享时间设置得不合适，反而会引入新的串扰。后面讲驱动IC配置时我会细说。
3. 垂直干扰的根源：像素电荷守不住
3.1 保持期内的漏电流会随着画面内容变化
垂直干扰的表现是沿列方向、上下方向出现的亮度偏移。它通常要从“像素保持”阶段去找原因。
一行TFT的选通时间只有约104微秒，而一帧周期是16.7毫秒。也就是说，一个像素在一帧里绝大多数时间都处于“保持”状态。保持期间，TFT是关断的，但它并不是一个绝对绝缘的开关，总存在关断漏电流IDoff。这个漏电流的大小与TFT的栅压、漏源电压差、温度都有关系。更关键的是：漏源电压差越大，漏电流越大。
像素的电压是上一帧写入时保存下来的，而SEG线上此刻正在为其他行输送新的数据电压。如果SEG线上的电压和这个像素当前电压反差很大，漏电流就会增大，像素电压就会在保持期内发生漂移。漂移了多少，取决于本行的画面内容和正在刷新的行内容。于是，靠某一列内容反差大的区域附近，像素电压损失得就多，距离远一些的则少一些，看起来就是沿垂直方向出现亮度渐变或色偏。
3.2 Cs on Gate结构带来的行间耦合
小尺寸TFT面板为了省存储电容、提高开口率，很常见的一种设计是把存储电容的一端接到上一行栅线，而不是接到独立的公共电极。也就是所谓的Cs on Gate结构。
这种结构有一个固有缺点：上一行栅线在工作时是要从高电平跳到低电平的，反过来下一帧还要再跳一次。这个跳变会通过Cs电容耦合到本行像素电极。画面上相邻两行内容差异越大，耦合过来的干扰就越明显。而且这个干扰天然是“上下行”方向的，所以它在视觉上直接表现为垂直干扰。
驱动IC在处理这种面板时，往往会做一些栅极耦合补偿，或者通过调整扫描时序来尽量抵消。但补偿算法不可能覆盖所有图案组合，实际某些灰阶搭配下仍会看到垂直方向的条纹或拖影。
3.3 Cgd寄生电容的馈通效应
TFT的栅极和漏极之间存在寄生电容Cgd。栅线在关闭瞬间从高电平VGH跳到低电平VGL，这个跳变会通过Cgd耦合到像素电压，产生一个固定的馈通电压ΔVp = ΔVG × Cgd / (Cgd + Clc + Cs)。站在整屏的角度看，这个馈通对同一行的所有像素幅度接近，所以对单一均匀画面影响不大。
问题在于，不同灰阶下SEG线的电压不同，而栅线波形在不同负载条件下也会有一些细微差异。当画面内容复杂时，Cgd馈通和灰阶相关的变化叠加在一起，就会在列方向上产生不均匀的偏移。这种效应虽然通常比漏电耦合弱，但它是实实在在存在的，而且无法靠VCOM电压整体调整完全消除。
3.4 温度和光照是垂直干扰的放大器
a-Si TFT的关断漏电流随温度升高增长非常快，大概每升高10度漏电会翻倍甚至更多。一块屏冬天测串扰很小，夏天或者设备密闭环境下就会明显变差，这种情况在车载、工控设备里特别常见。如果你发现同一台设备白天晚上测试结果差别很大，先别怀疑仪器，去摸一下屏体温度。
另一个容易被忽视的因素是光照。a-Si TFT对可见光敏感，强光直射下会产生光生载流子，相当于漏电增大。一块屏放在窗边被阳光照到，和放在暗室里测，垂直干扰的表现可以差出一个数量级。这也是为什么正规的光学测试都会要求在暗室环境下进行。
4. 一张测试图定位干扰方向：从现象到量化
4.1 窗口图案怎么布，重点看哪里
要系统性判断串扰，最常用的就是窗口图案。以1.8寸128x160屏为例，我会这么布置：屏幕中央放一个横竖都占屏约一半的灰块，比如x从32到96、y从40到120，灰阶固定为128；背景分别切换成0、64、128、192、255五个灰阶，逐个观测。
判断口诀很简单：灰块左右两侧出现亮度差异或色偏，属于水平干扰；灰块上下两侧出现差异，属于垂直干扰。把背景灰阶从黑到白逐挡切换，往往能看到干扰随背景亮度变化的趋势。比如背景越白，左右亮边越明显，那基本可以锁定和COM瞬态电流相关的水平干扰。
这里有个细节：观察位置不要放在灰块边缘正外侧，最好放在距离边缘约3到5个像素的位置。最外侧一两列像素受到的影响往往是边缘电场效应和走线耦合的混合结果，和液晶像素本身的串扰不完全一样。曾经有工程师握着亮度计探头贴着灰块边缘测，测出来的数据和视觉感受对不上，就是这个原因。
4.2 用亮度计量化串扰比例
肉眼观察只能定性，客户要的是量化数据。用亮度计或成像式亮度计分别测量灰块中心、上边缘内侧、下边缘内侧、左边缘内侧、右边缘内侧的亮度，然后按公式计算串扰率：
L_center = 120.5 # 灰块中心亮度 L_top = 125.3 # 灰块上边缘内侧亮度 L_bottom = 124.8 # 灰块下边缘内侧亮度 L_left = 118.0 # 灰块左边缘内侧亮度 L_right = 118.4 # 灰块右边缘内侧亮度 cross_v = ((L_top + L_bottom) / 2 - L_center) / L_center * 100 cross_h = ((L_left + L_right) / 2 - L_center) / L_center * 100 print(f"垂直串扰率: {cross_v:.2f}%") print(f"水平串扰率: {cross_h:.2f}%")不同客户对串扰率的要求差别很大，消费类产品一般能接受3%以内，车载和医疗屏要求更严，常卡在1.5%甚至1%以内。但要注意，测量时如果屏有Mura或背光不均匀，会把串扰率测虚高。所以测串扰前最好先用纯灰画面测一遍均匀性，把不均匀量先记下来再做判断。
提示：亮度计测量时，探头的光栏口径要远小于灰块的尺寸。灰块本身要是够大，太小的话探头容易取到边缘区域的光，数据没有参考意义。
4.3 示波器看波形确认方向
量化测试之外，示波器也能帮你确认干扰来源。找一块串扰严重的位置，用差分探头分别量COM引脚波形和面板远端公共电极的波形，对比两者在SEG翻转瞬间的波形畸变。如果远端COM波形在数据翻转时出现明显的毛刺或台阶，而IC引脚处相对干净，那水平干扰基本就是COM网络压降引起的。
SEG线也可以量，重点看扫描到串扰明显那几行时，SEG电压建立波形有没有明显的过冲或者建立不到位。需要注意的是，示波器探头本身有寄生电容，探COM这种高阻节点时会改变波形形状。建议用高阻差分探头，并尽量把探针回路做得短一些，避免读数被探头效应污染。
5. 抑制串扰的工程手段：面板、驱动IC到系统层
5.1 面板设计上的取舍：没有免费的午餐
面板端抑制串扰主要有几个方向。一是降低公共电极的电阻，比如用方块电阻更低的ITO材料、在玻璃上增加辅助走线、或者在COG绑定区域做多点馈电。部分高端小屏会在COM上印刷一层银浆线来降阻，效果立竿见影，但成本会上去一些。
二是增大存储电容Cs。Cs越大，像素电压保持能力越强，垂直干扰尤其是漏电造成的串扰会明显改善。代价是开口率下降，透过率变低，要达到同样亮度需要提高背光电流，功耗跟着涨。
三是在TFT工艺上做文章，比如采用低漏电工艺、减小Cgd寄生电容。这些属于面板厂层面的优化，对模块集成商来说通常只能通过换不同厂商的面板来解决。我的经验是，当同型号面板在不同批次之间串扰差异明显时，优先和面板厂确认ITO走线电阻和Cs的实测值，往往能快速定位是工艺波动还是设计本身临界。
5.2 驱动IC寄存器里的门道
驱动端能做的事情比大多数人想象的多，而且不用改硬件。
第一个关键是反转方式。帧反转最省电，但串扰最严重，因为整屏极性同时翻转时COM和SEG的瞬态电流最大；点反转串扰最小，但源极驱动器功耗和发热明显增加，对驱动IC的驱动能力要求也更高。实际1.8寸小屏上，行反转和2点反转是比较常见的折中方案，配合驱动IC的电荷共享功能，能在串扰和功耗之间找一个平衡点。
第二个关键是电荷共享时间。很多驱动IC允许你配置电荷共享周期长短。适当延长电荷共享时间，让SEG在翻转前先经过一个内部短接均衡的过程，能明显降低SEG电压跳变的尖峰，对水平干扰有直接帮助。但时间太长会压缩有效驱动时间，导致充电不足，反而引出新的亮度不均，这个参数需要实测调优。
第三个关键是栅极相关的时序和电平。VGH、VGL这两路电源本身可以调整。VGL更负一些，TFT关断得更彻底，关态漏电更小，对垂直干扰有改善。VGH高一些，则在同样选通时间内像素充电更充分。不过电压调高会增加功耗和IC发热，需要根据实测效果来权衡。
VCOM电压的校准也非常重要。VCOM偏低或偏高几毫伏，可能不会直接让屏幕闪烁得很厉害，但会让正负帧的像素电压不对称，这种不对称会放大串扰的视觉感知。具体的校准方法我放在后面踩坑部分讲。
5.3 系统层面的补救手段
如果面板和驱动IC都调到底了，串扰仍然不满足要求，系统层面也还有一些办法。
一是改善供电质量。源极驱动器在SEG大面积翻转时，对电源的瞬态响应要求很高。如果系统里有一颗开关电源离FPC很近，开关纹波直接叠加到AVDD或者VCOM上，串扰往往会雪上加霜。给驱动IC的模拟电源增加一级LDO或者加粗PCB走线、增加滤波电容，是成本很低但收益明显的改法。
二是注意FPC排线的长度和阻抗。FPC过长或者走线过细，等效电阻和电感会让SEG建立时间变长，也会让COM反馈路径不稳定。之前遇到一个案例，模块在厂内测串扰超标，排查到最后发现是客户测试治具里的FPC转接线比正常规格长了8厘米。换成直连后，串扰率直接落回规格内。
三是软件层面做图案预补偿。理论上可以在驱动前根据画面内容预判串扰方向并调整对应的灰阶。但这个东西实现复杂度高，而且对面板个体差异很敏感，量产中很少见到真正的闭环补偿方案。更多时候还是通过调整Gamma或者整体亮度来把串扰视觉上“压”下去，属于治标不治本的手段。
6. 调试过程中我踩过的几个坑
6.1 VCOM没调好，会被误判成串扰
有一次我把一块屏的串扰率越测越高，数据看起来很吓人，但换一台测试架又恢复正常。后来发现是测试架上的VCOM电位器偏差导致正负帧有效电压不对称，液晶在两帧之间来回跳变，被亮度计积分后变成了“额外的亮度误差”。从那以后我定了一条规矩：拿到任何一块屏，第一件事不是测串扰，而是先做VCOM校准。
校准方法很土但有效：显示一个中间灰阶的均匀画面，把VCOM从低往高慢慢调，肉眼观察屏幕闪烁变化，调至闪烁最不明显的位置；讲究一点就用亮度计接探头，找亮度波动最小的VCOM值。校准完再测串扰，数据才有可比性。
6.2 温度是所有串扰测试的隐形干扰项
前面提过温度会让漏电流变大，实测影响非常大。有一回我拿着一块已经判定串扰合格的屏去做客户现场验证，客户在无空调的车间里测出来垂直干扰超标，双方差点吵起来。后来把屏放进恒温箱测，发现温度从25度升到45度时，垂直串扰率几乎翻了一倍。从那以后，凡是涉及串扰的测试，我都会在报告里注明环境温度和屏体温度，并且要求同一个批次对比测试必须恒温。
如果设备本身发热量大，还应该在结构设计上让屏远离热源，或者增加导热垫做散热。有些手持设备为了把热量导出去，会在屏背面贴一块导热石墨片，这不全是为了降温，也是在保护显示质量。
6.3 供电和连接线是最容易背锅的对象
一定要检查测试治具的电源和排线。驱动IC的AVDD、VCI这些供电如果带负载后掉压明显，SEG输出摆幅会连带变小，灰阶就不准；电源纹波大，则可能直接耦合进VCOM参考。曾经排查过一个“时好时坏”的串扰问题，最后发现是FFC排线有一根地线断了，导致IC的地回路绕了一大圈，整个面板的噪声都被放大了。
所以调试串扰问题时，我会先确认：电源纹波在规格内吗？FFC/FPC连接可靠吗？模块和测试板的共地阻抗低吗？这三步检查通常能排除掉一半的“伪串扰”问题。
6.4 不要拿一张测试图抠到底
串扰在不同灰阶组合下的表现差异很大，只测一张图很容易得出片面结论。我的习惯是至少做一组灰阶矩阵测试：背景灰阶取0、64、128、192、255，窗口灰阶也取这几档，组合起来逐个测。测完把数据按表格整理出来，看干扰变化趋势。这样判断干扰机制会更准，比如“背景越亮水平干扰越重”基本指向COM瞬态问题，而“窗口越亮垂直拖影越明显”则更偏向漏电保持问题。
这张矩阵测试表也可以作为面板来料检验的固定项目。厂商换产线、换ITO供应商、改工艺参数时，串扰性能可能悄悄变化，有历史数据在手，出现批次性异常时就能快速定位是变了哪个环节。
这个内容后面还能继续扩展的方向很多，比如不同驱动IC在电荷共享周期上的具体配置差异、Cs on Gate面板的栅极耦合补偿算法在时序上的实现细节，都属于往深里挖能挖出不少门道的话题。真踩到具体屏的串扰问题，建议先按我上面的流程过一遍，多数情况下不用动面板就能找到改进空间。
