示例:
add_files -fileset source_1 ./Sources/hdl/cpu_tb.dcp描述
- 将一个或多个源文件,或一个或多个目录中的源文件内容,添加到当前项目中指定的文件集。有效的源文件包括HDL源文件(VHDL、Verilog、SystemVerilog及其相关头文件)、网表源文件(DCP、EDIF、NGC)以及存储器接口文件(BMM、MIF、MEM、ELF)。
[!注意]
IP 和 Block 设计源文件不能通过 add_files 命令添加。这些是复合文件,需使用 import_ip、read_bd 和 read_ip 等单独的命令来支持。
参考文档:ug835