1. 一台带FPGA的“家用电脑”到底意味着什么
第一次看到“Kromi One”这个项目标题的时候，我脑子里蹦出来的第一个念头是：又有人要做复古电脑了？但仔细一看关键词——home computer加上its own FPGA chipset，这就不是简单的复刻了。它想做的事情，是用FPGA（现场可编程门阵列）从芯片层面重新定义一台家用电脑，而不是拿现成的ARM或者x86方案攒一台机器。
说白了，绝大多数所谓的“自制电脑”，本质上是买一块开发板，焊上屏幕和键盘，跑一个现成的操作系统。但Kromi One的思路完全不同：它要自己定义一套芯片组，用FPGA去实现CPU、显卡、音频、IO控制器这些核心部件，然后让这台机器真正能像八十年代的家用电脑那样，开机就能用，插上就能玩。这件事的难度和意义，都远远超过普通的DIY项目。
我之所以对这个方向特别感兴趣，是因为FPGA做家用电脑这件事，踩在了一个非常微妙的时间点上。一方面，FPGA芯片的价格这几年降到了个人开发者能承受的范围，一块中端FPGA开发板几百块就能拿下；另一方面，开源EDA工具链和开源CPU核（比如RISC-V的各种实现）已经相当成熟，你不需要从零画晶体管，也能搭出一套完整的芯片组。Kromi One要解决的，就是把这堆零散的技术整合成一台“像家电一样”的电脑。
这篇文章适合谁看？如果你是对FPGA开发感兴趣但不知道从哪里入手的硬件工程师，或者你是想给孩子做一台真正能理解底层原理的电脑的家长，又或者你只是好奇“自己造一台电脑”到底要经历哪些坑，那这篇内容应该能给你不少参考。我会从整体设计思路、核心模块拆解、实操流程、常见问题几个维度，把Kromi One这类项目背后的技术逻辑和落地经验讲清楚。
2. 整体设计思路与方案选型
2.1 为什么是FPGA而不是现成SoC
做一台家用电脑，最省事的路径是买一块树莓派或者类似的单板计算机，装个系统就完事了。但Kromi One选择FPGA，背后的逻辑其实很清晰：家用电脑的核心体验在于“确定性”和“可理解性”。
现成SoC的问题在于，你永远不知道它内部到底在干什么。启动流程、内存映射、外设时序，全都被封装在厂商的固件和闭源驱动里。而FPGA方案让你能精确控制每一个时钟周期，从复位向量到第一个像素输出，全部由你自己的逻辑决定。这种“全栈可控”带来的好处是，你可以做出一台真正意义上的“透明电脑”——每一行代码、每一个信号都可以被追踪和理解。
另一个关键考量是生命周期。现成SoC的供货周期通常只有几年，一旦停产，你的电脑就变成了砖头。而FPGA的逻辑设计一旦完成，可以移植到不同型号的FPGA上，只要逻辑资源够用，这台电脑就能一直“活”下去。对于一台定位为“家用”的电脑来说，这种长期可维护性比性能更重要。
当然，FPGA方案的代价也很明显：开发周期长、调试难度大、单位成本高。Kromi One选择这条路，说明它的目标用户不是追求性价比的普通消费者，而是那些愿意为“可理解性”和“可修改性”买单的极客和开发者。
2.2 芯片组的功能划分与资源分配
一台家用电脑的芯片组，核心功能可以拆成几个大块：CPU、内存控制器、视频输出、音频输出、输入设备接口、存储接口。在FPGA上实现这些功能，最大的挑战是资源分配——FPGA的逻辑单元、Block RAM、DSP切片都是有限的，你必须精打细算。
以一块中等规模的FPGA为例，假设有大约30K逻辑单元和100个Block RAM块。CPU核如果用RISC-V的轻量级实现，大概需要5K到8K逻辑单元；视频控制器如果支持640x480分辨率和8位色深，需要大约4K逻辑单元和若干Block RAM作为帧缓冲；音频部分如果只做简单的PWM输出，1K逻辑单元就够了；剩下的资源要留给内存控制器、SPI接口、PS/2或USB输入。
这里的关键决策是：视频和音频的优先级怎么排。如果目标是“家用电脑”，视频输出的稳定性比音频重要得多。所以Kromi One大概率会把大部分Block RAM分配给帧缓冲，音频则用低资源占用的PWM方案，牺牲音质换资源。这种取舍在FPGA项目中非常常见，也是新手最容易犯错误的地方——什么都想要，最后什么都做不好。
2.3 与复古电脑和现代SBC的定位差异
Kromi One的定位，介于复古电脑和现代单板计算机之间。它不像复古电脑那样受限于原始硬件的规格，也不像现代SBC那样追求跑分和兼容性。它的核心卖点是**“可理解的家用电脑”**——你可以把它当成一台能玩简单游戏、能写代码、能接显示器和键盘的机器，同时你也能打开它的“引擎盖”，看到里面每一个模块是怎么工作的。
这种定位决定了它的软件生态不会很丰富，但它的硬件设计必须是开放的、可修改的。用户拿到手之后，可以自己改CPU核、改视频模式、加外设，甚至把整个芯片组移植到另一块FPGA上。这种自由度，是任何现成SBC都给不了的。
3. 核心模块的详细拆解与实现要点
3.1 CPU核的选择与裁剪策略
在FPGA上跑CPU，最现实的选择是RISC-V。原因很简单：开源核多、工具链成熟、指令集干净。Kromi One大概率会选择一个轻量级的RISC-V实现，比如RV32I或者RV32IM，去掉浮点单元和复杂的中断控制器，只保留最基本的整数运算和内存访问。
裁剪CPU核的时候，有几个关键点需要注意。第一是流水线深度。太浅的流水线性能不够，太深的流水线时序收敛困难。对于FPGA上的家用电脑，三级到五级流水线是比较平衡的选择。第二是内存接口。如果CPU直接访问FPGA的Block RAM，延迟低但容量小；如果通过SDRAM控制器访问外部内存，容量大但延迟高。Kromi One可能会采用混合方案：Block RAM作为缓存和栈空间，SDRAM作为主内存。
第三是中断处理。家用电脑需要响应键盘、定时器、视频同步等中断，所以必须有一个简单的中断控制器。但不需要像现代CPU那样支持嵌套中断和优先级，一个简单的向量中断就够了。这种裁剪策略的核心逻辑是：够用就好，把资源留给视频和IO。
3.2 视频控制器的时序设计与帧缓冲管理
视频输出是FPGA家用电脑项目中最容易翻车的部分。原因在于，视频时序对精度的要求非常高，行同步、场同步、消隐区，任何一个参数错了，显示器就黑屏或者花屏。
以640x480@60Hz为例，标准的时序参数是：像素时钟25.175MHz，每行800个像素时钟（640个有效像素+160个消隐），每场525行（480个有效行+45个消隐）。在FPGA里实现这个时序，需要一个像素计数器和一个行计数器，配合比较器生成HSYNC和VSYNC信号。
帧缓冲的管理是另一个难点。如果FPGA的Block RAM不够大，无法存下整个640x480x8bit的帧（大约300KB），就需要用外部SDRAM。但SDRAM的访问延迟和刷新操作会跟视频读取产生冲突，导致画面撕裂。常见的解决方案是双缓冲或者行缓冲：双缓冲需要两倍的内存，但画面最稳定；行缓冲只需要存几行像素，但需要精确控制读写时序。
注意：视频控制器的调试一定要用示波器或者逻辑分析仪看实际波形，光靠仿真很容易漏掉时序问题。我见过太多项目在仿真里跑得好好的，一上板就黑屏，最后发现是消隐区的计数器写错了。
3.3 音频与输入输出的低资源实现
音频部分，如果不想占用太多逻辑资源，最简单的方案是PWM输出。用一个计数器和一个比较器，把8位或16位的音频样本转换成占空比可变的方波，再经过一个简单的RC低通滤波器，就能听到声音。这种方案的音质一般，但资源占用极低，适合家用电脑这种对音质要求不高的场景。
输入设备方面，PS/2接口比USB容易实现得多。PS/2的时序简单，只需要两个IO引脚（时钟和数据），用状态机就能解析键盘和鼠标的数据包。如果一定要用USB，那就需要外挂一个USB控制器芯片，通过SPI或UART跟FPGA通信，这会增加成本和复杂度。
存储接口通常用SD卡，通过SPI模式访问。SPI模式的SD卡协议简单，速度虽然不快（通常几MB/s），但对于家用电脑来说够用了。文件系统可以用FatFs或者自己写一个简单的块设备驱动，把程序和数据存在SD卡上。
3.4 内存与控制总线的带宽分配
FPGA上的总线设计，核心问题是带宽分配。CPU要取指令、读数据，视频控制器要读帧缓冲，音频控制器要读样本，这些操作都要访问内存。如果总线仲裁做得不好，就会出现CPU卡顿、视频撕裂、音频爆音。
常见的做法是时分复用：把内存访问周期分成若干时隙，按优先级分配给不同的主设备。视频控制器的优先级最高，因为它的时序不能等；CPU次之；音频和IO最低。这种方案实现简单，但效率不高，因为高优先级设备可能会浪费时隙。
更高效的做法是交叉开关或者多端口内存，但这会消耗大量逻辑资源。对于Kromi One这种规模的项目，时分复用加上合理的缓冲设计，应该是更现实的选择。关键是要给每个主设备足够的FIFO缓冲，让它们在等待总线的时候不至于断流。
4. 从零搭建的实操流程与关键步骤
4.1 开发环境搭建与工具链配置
FPGA开发的第一步，是把工具链装好。如果你用的是主流厂商的FPGA，比如Xilinx或者Intel（Altera），那就需要装官方的IDE，比如Vivado或者Quartus。这些工具动辄几十GB，安装过程也比较折腾，但它们是保证时序收敛和引脚约束的基础。
如果你不想被厂商工具绑定，可以考虑开源的FPGA工具链，比如Yosys+nextpnr。这套工具链支持部分Lattice和国产FPGA，流程更轻量，但生态和文档相对薄弱。对于Kromi One这种项目，我建议先用厂商工具把原型跑通，再考虑迁移到开源工具链。
软件端的工具链也需要提前准备。RISC-V的GCC工具链、OpenOCD调试器、以及一个串口终端，都是必备的。如果你打算自己写Bootloader和操作系统，还需要一个汇编器和链接器脚本。
4.2 最小系统验证：从点灯到串口输出
任何FPGA项目的第一步，都是点灯。写一个最简单的Verilog模块，让一个LED闪烁，验证工具链、引脚约束、下载流程都是通的。这一步看起来简单，但能帮你排除掉很多低级错误，比如引脚分配错了、时钟没接对、复位极性搞反了。
点灯成功之后，下一步是串口输出。实现一个简单的UART发送模块，让FPGA通过串口向电脑发送字符。这一步的意义在于，你有了一个可靠的调试通道。后面CPU跑起来之后，你可以通过串口打印调试信息，比用逻辑分析仪抓波形方便得多。
串口通了之后，就可以开始集成CPU核了。先把CPU核单独跑起来，用一个简单的测试程序验证指令执行是否正确。然后再把CPU接到内存和总线上，跑一个内存读写测试。每一步都要有明确的验证标准，不要急着把所有模块都连在一起。
4.3 CPU与内存子系统的联调
CPU和内存的联调，是整个项目中最容易出问题的环节。常见的问题包括：时序不匹配（CPU的读写信号和内存的响应信号对不上）、地址映射错误（CPU访问的地址和内存的实际地址不一致）、总线冲突（多个主设备同时访问内存）。
调试的时候，我建议先用单周期CPU跑通，再换成流水线版本。单周期CPU的时序简单，容易定位问题；流水线CPU虽然快，但一旦出问题，排查起来非常麻烦。另外，内存的初始化也很关键——很多FPGA的Block RAM在上电后内容是随机的，必须在复位阶段清零或者加载初始数据。
提示：在联调阶段，一定要在总线上加一个协议检查器，监控读写信号的合法性。一旦发现非法访问，立即触发断言或者打印错误信息。这个检查器在后期调试中能帮你省下大量时间。
4.4 视频与音频子系统的集成测试
视频子系统的集成，建议从固定图案开始。先让视频控制器输出一个彩条或者棋盘格，不涉及帧缓冲和CPU，纯粹验证时序和DAC电路。如果显示器能稳定显示图案，说明时序参数是对的。
然后加入帧缓冲，让CPU往帧缓冲里写数据，视频控制器从帧缓冲里读数据。这一步的关键是同步：CPU写的时候，视频控制器不能读同一块区域，否则会出现撕裂。双缓冲是最简单的解决方案，但需要两倍的帧缓冲内存。
音频子系统的测试相对简单，先输出一个固定频率的方波，用示波器看波形是否正确。然后加入PWM调制，播放一段简单的音频样本。如果听到的声音没有明显的杂音和断续，说明音频通路是通的。
4.5 外壳与整机装配的工程细节
硬件调试通了之后，整机装配是另一个大工程。FPGA开发板、电源、显示器接口、键盘接口、SD卡槽，这些都需要固定在一个外壳里。外壳可以用3D打印，也可以用现成的铝型材机箱。
装配的时候，散热是一个容易被忽视的问题。FPGA在跑高负载逻辑的时候发热量不小，如果外壳没有通风孔，夏天可能会过热降频甚至死机。另外，电源的纹波也会影响视频和音频的质量，建议用线性电源或者高质量的开关电源，并在电源输入端加足够的滤波电容。
5. 常见问题与排查技巧实录
5.1 时序不收敛的典型原因与对策
时序不收敛是FPGA开发中最常见的问题，表现为工具报出大量的setup/hold违例。原因通常有几个：逻辑层级太深（组合逻辑路径太长）、时钟域交叉（不同时钟域的信号没有同步）、资源拥塞（布局布线工具找不到合适的路径）。
对策方面，首先可以插入流水线寄存器，把长组合逻辑拆成多级。其次，降低时钟频率是最直接的办法，但会影响性能。最后，如果是因为资源拥塞，可以尝试手动布局或者优化代码结构，减少不必要的逻辑。
5.2 视频输出不稳定的排查思路
视频输出不稳定，表现为画面抖动、颜色错误、或者间歇性黑屏。排查的时候，先看像素时钟是否稳定，用示波器测量时钟的频率和抖动。然后检查同步信号的极性是否正确，有些显示器对HSYNC和VSYNC的极性很敏感。
如果时钟和同步信号都没问题，那就检查帧缓冲的读写冲突。用逻辑分析仪抓一下帧缓冲的读写使能信号，看看有没有同时读写同一地址的情况。如果有，就需要调整仲裁逻辑或者增加缓冲深度。
5.3 内存访问冲突与总线死锁
总线死锁是另一个常见问题，表现为CPU卡死、视频冻结、系统无响应。原因通常是仲裁器设计缺陷，比如某个主设备一直占用总线不释放，或者优先级反转导致低优先级设备永远得不到总线。
排查的时候，可以在仲裁器里加一个超时计数器，如果某个主设备占用总线超过一定周期，就强制释放并记录错误。另外，给每个主设备加独立的FIFO，让它们在等待总线的时候能继续工作，也能减少死锁的概率。
5.4 常见问题速查表
| 问题现象 | 可能原因 | 排查方法 | 解决方案 |
|---|---|---|---|
| 上电无显示 | 时钟未起振 | 示波器测时钟引脚 | 检查晶振和PLL配置 |
| 画面撕裂 | 帧缓冲读写冲突 | 逻辑分析仪抓读写信号 | 改用双缓冲或增加仲裁 |
| 音频爆音 | 样本率不匹配 | 测量PWM频率 | 调整分频比或加滤波器 |
| CPU卡死 | 总线死锁 | 检查仲裁器状态机 | 加超时机制或独立FIFO |
| 时序违例 | 逻辑层级太深 | 查看时序报告 | 插入流水线或降频 |
| SD卡读写失败 | SPI模式不兼容 | 抓SPI波形 | 换卡或调整初始化序列 |
5.5 独家避坑经验分享
第一个坑是复位信号的处理。很多新手直接用按键做复位，但按键的抖动会导致复位信号不稳定，CPU可能跑飞。正确的做法是用一个复位同步器，把异步复位信号同步到时钟域，并加去抖逻辑。
第二个坑是Block RAM的初始化。有些FPGA的Block RAM上电后内容是随机的，如果CPU从这块内存取指令，就会执行垃圾代码。必须在复位阶段用状态机把关键内存区域清零，或者用工具生成带初始值的BRAM。
第三个坑是引脚约束的遗漏。FPGA的引脚功能是复用的，如果不加约束，工具可能会把信号分配到错误的引脚上。建议在项目初期就把所有引脚约束写好，并定期检查约束文件是否和原理图一致。
第四个坑是电源噪声。FPGA对电源噪声很敏感，尤其是视频和音频部分。如果发现画面有横纹或者音频有嗡嗡声，先检查电源的滤波电容是否足够，地线是否完整。有时候加一个磁珠或者换一个LDO，问题就解决了。
6. 这个项目后续还能怎么玩
Kromi One这类FPGA家用电脑，最大的魅力在于它的可扩展性。基础系统跑通之后，你可以往很多方向继续折腾。
一个方向是加外设。比如加一个游戏手柄接口，用ADC读取摇杆的模拟量；或者加一个网络接口，用SPI的以太网控制器让电脑能联网。这些外设的驱动都可以用Verilog写，直接挂在总线上。
另一个方向是改CPU。如果你觉得RV32I的性能不够，可以换成带乘法器的RV32IM，甚至加一个简单的指令缓存。如果你对RISC-V不感兴趣，也可以移植一个6502或者Z80核，跑复古的操作系统。
还有一个方向是优化视频。从640x480升级到800x600或者1024x768，需要更大的帧缓冲和更高的像素时钟。如果FPGA资源不够，可以考虑用DDR内存代替SDRAM，或者用压缩帧缓冲的方式减少内存占用。
我个人在实际操作中的体会是，FPGA家用电脑项目最难的并不是某一个模块的实现，而是系统集成和调试。每个模块单独跑都没问题，但连在一起就会出现各种意想不到的冲突。所以我的建议是：小步快跑，每加一个模块就充分测试，不要等到全部连好了再调试。另外，文档和注释非常重要，FPGA项目的信号线动辄上百根，过一个月再看自己的代码，没有注释根本看不懂。
最后再分享一个小技巧：在FPGA项目里，LED和串口是你最好的朋友。不要吝啬LED，每个关键状态都用一个LED指示；串口打印要详细，每个状态机的跳转都打一条日志。这些调试手段看起来原始，但在关键时刻能救你一命。
