1. 这个存储器为什么让很多人翻车
做蓝桥杯嵌入式的同学，基本都会在某个晚上跟AT24C02杠上。这个芯片看着不起眼，价格便宜、容量也只有256字节，但它在竞赛里的出镜率极高，尤其到了“像掉电保存、参数设置、运行状态记录”这类题目要求时，AT24C02几乎是唯一指定选手。Part_1我们聊过基础读写框架，这期Part_2就不重复流水账了，专门聊聊那些真正让代码跑飞、让数据丢失、让现场调试卡壳的进阶细节。
先花点时间把这个芯片的定位说清楚。AT24C02是一颗2Kbit的串行EEPROM，换算过来是256字节，内部按8字节一页划分，总共32页。它用I2C接口通信，标准模式下最高400kHz（实际很多环境跑100kHz更稳），工作电压常见的是2.5V到5.5V，因此可以直接挂单片机IO上，不需要额外的电平转换。它最大的特点是字节可擦写，不像Flash那样要按扇区擦除，而且掉电数据不丢，适合存“上一次的设置”“校准值”“运行计数”这类小体量数据。
竞赛里很多人翻车，不是不会用，而是把AT24C02当Flash用，或者把I2C时序想得太简单。硬件I2C在部分平台上确实有兼容性的坑，软件模拟I2C虽然代码长一点，但可控性最强。我之前带过一个项目，某开发板上的硬件I2C与一颗温湿度传感器共用总线，结果两个器件应答时序互相干扰，查了两天最后全改成GPIO模拟才消停。在竞赛现场，时间就是分数，我建议你直接采用软件模拟I2C的方案，理由后面展开。
2. 硬件底子：引脚、地址与总线时序
2.1 器件地址的计算方式
AT24C02在I2C总线上的地址是7位器件地址加1位读写标志。器件地址的高4位固定为1010，低3位由A2、A1、A0引脚电平决定。绝大多数竞赛开发板上，A2A1A0都接地，所以7位地址就是0x50。左移一位后，写地址是0xA0，读地址是0xA1。这个结论在很多例程里写死了，但如果你自己搭板子，A0A1A2接了别的高电平，地址就得跟着变。我建议你写成宏定义：
#define AT24C02_DEV_ADDR 0xA0 // 写地址，读地址为 0xA1这个地址一定要确认好，否则写数据时芯片根本不应答，而你还会以为是时序问题，白白花掉半小时。
2.2 页与地址映射
256字节的存储空间，地址范围是0x00到0xFF。内部按8字节一页分，意味着你往地址0x07写第9个字节时，如果直接连续写，数据不会跑到0x08，而是会回卷到该页的页首地址0x00。这是AT24C02页写机制的一个隐藏陷阱：页写时地址指针在页内递增，超过页尾会“折返”，而不会自动进位到下一页。
硬件上还有一个常被忽视的点：SCL和SDA都需要上拉电阻。有的例程能跑，是单片机内部上拉刚好兜住了；但换一颗引脚、换一块板子就失效，原因就是外部上拉没加。电竞赛平台检查的时候，SDA、SCL对应引脚必须配置成开漏输出，外部上拉电阻一般4.7kΩ，个别高速场景可换2.2kΩ。开漏输出配合外部上拉，这是I2C总线的标准接法，别偷懒。
2.3 模拟I2C的时序基元
软件模拟I2C，本质就是四个时序基元的排列组合：起始、停止、写字节、读字节。我给出的时序参数适用于主频72MHz左右的平台，延时函数用微秒级即可。
起始条件：SCL高电平期间，SDA产生一个下降沿。 停止条件：SCL高电平期间，SDA产生一个上升沿。 写字节：SCL低电平时SDA变化，SCL高电平时总线锁存数据，高位先行。 读字节：主机释放SDA，在SCL高电平期间读取SDA状态。
static void I2C_Delay(void) { delay_us(5); } static void I2C_Start(void) { SDA_MODE_OUT(); SDA = 1; SCL = 1; I2C_Delay(); SDA = 0; I2C_Delay(); SCL = 0; } static void I2C_Stop(void) { SDA_MODE_OUT(); SDA = 0; SCL = 1; I2C_Delay(); SDA = 1; I2C_Delay(); } static unsigned char I2C_WaitAck(void) { unsigned char ack = 0; SDA_MODE_IN(); SDA = 1; I2C_Delay(); SCL = 1; I2C_Delay(); ack = SDA; SCL = 0; SDA_MODE_OUT(); return ack; }注意I2C_WaitAck在读取应答后要把SDA切回输出模式，否则后续写数据时引脚状态不受控。这类基础细节，多敲两遍自然就记住了。
3. 读写AT24C02的代码骨架与踩坑重点
3.1 字节写和页写到底什么关系
AT24C02的单字节写流程是：起始 → 发送写地址0xA0 → 等待ACK → 发送存储地址 → 等待ACK → 发送数据 → 等待ACK → 停止，然后等待芯片内部写周期完成。这个流程看起来简单，但容易忽略最后一步：芯片把数据从页缓存写入非易失存储需要5ms左右。在这个时间内，芯片不响应任何指令。如果连续写入多个字节，每两个字节之间都要插入延时或者做轮询等待。
页写则是连续写最多8字节。发送完存储地址后，不需要停止，直接连续发送数据字节，芯片内部会自动把页内地址加1。一旦超过8字节，地址回卷，后面的数据就会覆盖当前页开头，这直接导致数据错乱。竞赛题如果要求存储多个参数且参数分布在相邻地址，最简单的方案就是避免跨页，把参数结构体内的成员控制在8字节以内，或者手动分页处理。
3.2 跨页写的通用解决思路
如果你确实需要连续写入大于8字节的数据，比如一次存一个结构体，成员有10个字节，那写函数就要做跨页处理。通用的思路是先把当前地址换算成页内偏移，然后逐页写：
unsigned char AT24C02_WriteMulti(unsigned char addr, unsigned char *buf, unsigned char len) { unsigned char page_offset = addr % 8; unsigned char first_chunk = 8 - page_offset; unsigned char i = 0; if (first_chunk > len) first_chunk = len; while (1) { AT24C02_WritePage(addr, &buf[i], first_chunk); i += first_chunk; addr += first_chunk; len -= first_chunk; if (len == 0) break; first_chunk = (len > 8) ? 8 : len; AT24C02_WaitBusy(); } return 0; }这里的AT24C02_WritePage负责一次不超过8字节的页写，AT24C02_WaitBusy轮询ACK来做写周期延时。如果代码里没有做跨页拆分，写第9个字节时就会发生回卷，日志里看起来是写了但读出来全错。这个问题我见过太多次了，值得花大力气记牢。
3.3 读操作：随机读、当前地址读和顺序读
读AT24C02有几种姿势。随机读最常用：先发一个伪写（发送写地址+目标存储地址，其实是为了把内部地址指针指过去），然后重新起始，发送读地址0xA1，读一个字节，发NACK，停止。顺序读就是读完一个字节后不停止，继续读，芯片会自动把地址加1，直到主机发NACK并停止。
顺序读很适合把整个参数区一次性读出到内存。实际编码中，读最后一个字节前必须回应NACK而非ACK，否则芯片会继续输出数据，总线状态就乱了。这个细节容易被忽略，尤其是从I2C读多个寄存器习惯了的人，容易每字节都回ACK，导致尾帧异常。
unsigned char AT24C02_ReadByte(unsigned char addr) { unsigned char val = 0; I2C_Start(); I2C_SendByte(AT24C02_DEV_ADDR); // 伪写 I2C_WaitAck(); I2C_SendByte(addr); I2C_WaitAck(); I2C_Start(); I2C_SendByte(AT24C02_DEV_ADDR | 1); // 读地址 I2C_WaitAck(); val = I2C_RecvByte(); I2C_SendNack(); I2C_Stop(); return val; }多字节顺序读时，最后一字节回NACK，其余都回ACK，然后再停止。只要这个顺序对，读数据基本不会出幺蛾子。
4. 掉电保存场景里的设计经验
4.1 别把所有数据都塞进一个结构体
竞赛题经常要求设备重新上电后恢复之前的参数。这时候很多人会把所有设置项一股脑打包进一个结构体，然后整体写入AT24C02。我的建议是先看看结构体大小。如果成员总长度不超过8字节，直接写没问题；超过8字节，就要考虑跨页问题，或者重新划分结构体，按模块拆成多个小块存储。比如用两个结构体，一个存显示参数（6字节），一个存阈值参数（4字节），分别写到不同页，这样每次更新一个模块不用重写全部数据，既减少写周期，也降低跨页风险。
4.2 加标志位防止“读空数据”
掉电保存的经典问题是首次上电时，EEPROM里全是0xFF，直接把参数读出来会得到一堆异常值。常规做法是在数据区末尾放一个标志字节，比如固定写成0x5A。上电读取时先检查标志，如果等于0x5A，就认为数据有效；否则用默认参数初始化，并把默认值写回去。如果不做这个判断，设备第一次上电后，界面会出现各种乱码或者离谱数值。
4.3 双备份与校验
竞赛里大多数场景用不到那么高的可靠性，但我还是建议至少做一层校验。最简单的方案是结构体第一个字节存校验和，所有数据字节求和后取低8位。上电读取时先算一遍校验和，对上了再用数据，对不上就用默认值。这样能避免单字节翻转导致的异常参数。如果你还想更稳，可以复制两份数据放在不同页，主份校验失败就尝试备份，两份都失败才用默认值。这个设计在掉电瞬间数据没写完的情况下特别管用。
4.4 写频率控制
EEPROM虽然能写100万次，但竞赛设备在循环里如果每个周期都往AT24C02写参数，写周期的时间开销会拖慢主程序，还会加速芯片损耗。更好的做法是只在参数改变时才触发写入，或者做一个简单的脏标志：参数变化时置位，主循环里检测到脏标志后才执行一次写操作，写完清标志。另外一个技巧是，把“上次写入的参数值”存下来，每次准备写之前先比较一次，没变化就不写，能减少大量无效写操作。
5. 常见问题与排查速查表
以下这些现象，我基本都在调试或者帮别人看代码时遇到过，直接整理成速查表比对，效率最高。
| 现象 | 可能原因 | 解决办法 |
|---|---|---|
| 写入后读出全0xFF | 写周期未等待 | 写入后轮询ACK或延时10ms |
| 连续写几字节后数据错位 | 跨页回卷 | 按页拆分写入，单次不超过8字节 |
| 读不到数据，ACK异常 | 器件地址错误 | 确认A2A1A0电平与发送的地址匹配 |
| 数据和sensor数据偶发串扰 | 总线复用未区分器件地址 | 核对各器件地址是否冲突 |
| 偶尔写失败，重启后又正常 | 掉电瞬间写入 | 掉电检测+延时写，或双备份 |
| SDA一直为低，总线死锁 | 非法时序导致从机锁死 | 多脉冲SCL后发送STOP，释放总线 |
第二个坑其实可以再展开一点。AT24C02页写回卷是真坑，但这里还藏着另一个更隐蔽的坑：页写虽然最多8字节，但并不是所有8字节都必须填满。比如你只想更新一个结构体里的前3个字节，也可以直接单字节写三次，地址连续；但如果你用页写地址0x02开始连写5个字节，地址范围是0x02到0x06，没跨页，没问题。真正要小心的是从0x06开始连写4个字节，那第3个字节就会写到0x00去。我见过有人写地址计算函数时只算了len没算起始偏移，结果翻车。
再说一个系统层面的排查技巧。如果总线上挂了多个I2C设备，比如AT24C02和一个RTC时钟芯片，很多人会忘记它们的地址区间有重叠。标准AT24C02地址范围是0x50-0x57（取决于A2A1A0），某些RTC芯片默认地址是0x68或者0x32，一般不冲突，但如果你选的传感器地址也是0x50开头的，那就有意思了。发地址后两个芯片同时应答，总线就乱了。排查时可以用示波器或者逻辑分析仪抓一下应答信号，看是不是有异常的多个低电平。
6. 现场调试实录：从代码卡死到波形抓鬼
6.1 一次“写不进去”的典型排查过程
有一次我给某纯软件模拟I2C的程序加存储功能，驱动写完以后，单字节写怎么读都是0xFF。代码检查了好几遍，地址也没错，上拉也查了，可就是写不进去。后来我用逻辑分析仪看了起始时序，发现SDA释放的时机不对：在起始条件之后，SDA还处于输出模式，导致后续的地址字节第一位被SDA拉低，芯片直接没收到正确的起始信号。具体原因是我在某处改了IO模式之后，忘了在发送字节前把SDA切回输出模式。这种时序细节用逻辑分析仪能很直观看到，也提醒我每次模拟I2C时都要在关键步骤前后检查IO模式切换。
6.2 总线死锁的快速恢复
I2C总线死锁是一个很磨人的问题。现象是SDA一直为低，程序卡在等待ACK上。原因往往是从机还没释放SDA，或者主控在异常情况下停止了时钟。恢复方法不复杂：把SCL单独拉高拉低多脉冲（大约9个时钟脉冲），让从机内部状态机走完当前传输，然后把SDA置高，SCL置高，发一个停止位。这样总线就能松开。我在代码里加了一个超时保护：等待ACK时如果超过约定时间没等到，就调用恢复函数，然后再重新初始化I2C。
void I2C_BusRecover(void) { unsigned char i = 0; SCL = 0; SDA = 1; for (i = 0; i < 9; i++) { SCL = 1; I2C_Delay(); SCL = 0; I2C_Delay(); } I2C_Start(); I2C_Stop(); }没有这个保护之前，程序一旦遇到总线异常就会死等，现场视觉表现是“屏幕卡死”。加上超时和恢复后，最坏情况只是某次读写失败，不会让整个程序崩溃。
6.3 示波器上看什么最有效
对于竞赛调试来说，示波器主要看三样东西：一是起始条件的SDA下降沿是否出现在SCL高电平期间；二是ACK信号是否在第9个时钟周期出现低电平；三是停止条件是否干净。如果起始或者停止条件电平异常，多半是IO模式切换时机不对。如果ACK一直为高，说明从机没有应答，优先检查地址和设备供电。如果波形有毛刺，可能是总线竞争，优先检查是否有其他设备也在驱动SDA。
7. 竞赛场景下的移植与取舍
7.1 驱动代码如何快速移植
蓝桥杯的硬件平台相对固定，但不同板子之间主控和引脚定义还是有差异。我建议把I2C底层单独放到一个文件里，头文件只暴露几个接口：AT24C02_Init、AT24C02_WriteByte、AT24C02_ReadByte、AT24C02_WriteMulti、AT24C02_ReadMulti。换平台时，只需要改宏定义里的SCL、SDA引脚和延时函数。这里有个细节：SCL和SDA引脚要选择支持开漏输出的引脚，并且在初始化时把两个引脚都配成开漏输出模式，这样外部上拉才能正常工作。如果选成推挽模式，电平被强制拉低或拉高，I2C时序就不规范了。
7.2 时刻记住EEPROM是慢速设备
就算一切都是对的，AT24C02的写周期也需要时间。5ms对于单片机的指令周期来说很长，但如果你不等待就连续写，最直观的后果是第二次写操作发送地址后，芯片根本不回ACK。很多人在竞赛现场遇到“偶尔第一次开机数据是好的，第二次就丢失”的情况，基本就是写入操作没有等待上一个写周期结束。我常用的方式是：写完一个字节后，轮询等待ACK；AT24C02在内部写周期结束前不会响应新指令，所以连续发送写地址并检查是否有ACK即可，没必要傻延时5ms。
7.3 省时间的精简写法
在竞赛节奏下，我不建议现场重写驱动。最好的策略是在赛前就把AT24C02的读写函数封装好，附带上跨页写入、数据校验、双备份这三个功能，然后存一个模板工程。真正比赛时，题目要求存储参数，直接调接口。因为我见过太多临场写I2C时序然后翻车的人了。一次字节写时序如果某一个边沿不对，调试时间远超你想象，而且这类问题通常只能靠示波器或者逻辑分析仪定位，现场不一定有。
7.4 一些容易被问住的细节考点
蓝桥杯题目里关于AT24C02的考点，除了读写代码本身，还经常涉及一些底层概念的判断。比如芯片容量到底是多大，256字节，别写成256Kbit；页大小是多少，8字节；器件地址取决于A2A1A0；写周期大概5ms；上电默认值是0xFF。这些零碎信息虽然不会直接决定代码能不能跑通，但客观题会考，编程题的设计也会用到。比如“如果要存储40个采样点，每点1字节，地址怎么规划”，如果知道页边界，就知道直接顺序写40字节会在页边回卷，必须按页拆分。
8. 我对AT24C02项目的一些体会
说回标题里的“Part_2”，其实AT24C02真正常考的不是那一堆API，而是你对I2C协议和存储特性的理解。模拟I2C的代码写再多，不如对着时序图把每个边沿想明白。页写回卷、器件地址、写周期这三件事，基本能覆盖竞赛中90%的AT24C02坑。
我个人的习惯是：每做一个带掉电存储的功能，初始化时一律先读标志位，再决定是否用默认参数。这个是双保险，哪怕地址算错、写操作失败，最多也就是恢复默认值，不会出现乱数据影响判断。还有一个小技巧：调试时可以在EEPROM里留一个“魔法数字”的专门区域，每次调试前手动把它改成固定值，上电后检查该值判断EEPROM读写链路是否正常，比直接调业务数据直观得多。
如果你用的开发板上AT24C02的写保护引脚（WP）被拉高了，那所有写操作都会失效。这个引脚在很多板子上默认接地，但也有例外。万一遇到写入无效，第一件事除了检查地址，也要检查WP引脚电平。我之前就栽过一次，折腾到查原理图才发现板子默认拉高了WP。
这个模块说复杂也复杂，说简单也简单。复杂就复杂在I2C的时序细节上，简单在于只要底层封装稳定，上层应用基本就是填参数。建议你把例程里的驱动代码自己默写一遍，把页写边界画一张图贴在自己代码注释里，下次再碰AT24C02就不会慌了。
