1. 电源设计绕不开的那道选择题
搞硬件的人，迟早都会撞上同一个问题：这块板子的电，到底怎么降？输入是12V，芯片要3.3V，中间这段压差怎么处理，选DC/DC还是LDO，几乎成了每个电源设计者的成人礼。我见过太多项目，方案定得随意，板子回来一测，要么发热烫手，要么纹波超标，要么效率低得电池扛不住，最后返工改板，时间和钱一起烧。
这篇主要聊DC/DC，也就是直流变换器。它干的事情很纯粹：把一种直流电压转换成另一种直流电压，可以是降压，也可以是升压，还能升降压。跟LDO那种“把多余能量当热量烧掉”的线性思路不同，DC/DC走的是开关路线，靠电感和电容储能、释能，理论上效率可以做到90%以上，甚至95%往上。代价是电路复杂、有开关噪声、layout要求高。
适合谁看？如果你正在选型、正在画电源部分原理图、正在为发热或效率发愁，或者你只是想把DC/DC这套东西从“会用”变成“懂为什么这么用”，那这篇应该能帮到你。我会从拓扑选型讲到电感计算，从layout坑位讲到实测波形，尽量把我在实际项目里踩过的、见过的、修过的都摊开说。
2. DC/DC的核心原理与拓扑选型
2.1 开关电源到底在“开关”什么
DC/DC的本质，是用一个开关管（通常是MOSFET）在高频下不停地开通和关断，配合电感、电容和二极管（或同步整流管），把输入能量“切碎”再“重组”成想要的输出电压。你可以把它想象成用水桶接水：开关管就是水龙头，电感是水桶，电容是桶底的缓冲垫。水龙头开一下关一下，但桶里的水通过控制开关的节奏，最终维持在一个稳定水位。
关键就在于这个“节奏”。控制方式主要有两种：PWM（脉宽调制）和PFM（脉冲频率调制）。PWM是固定频率、调占空比，重载时效率高、纹波稳定；PFM是固定脉宽、调频率，轻载时效率好，但纹波会随负载变化。现在很多芯片是PWM/PFM自动切换，轻载进PFM省电，重载回PWM保稳定。
占空比D的计算，以最常见的降压Buck为例：D = Vout / Vin（理想情况，忽略压降）。比如12V降到3.3V，D就是27.5%。这个数字很关键，它决定了开关管导通时间、电感电流上升斜率，也直接影响你选电感和电容的参数。如果D接近1或者接近0，就要小心了，很多芯片有最小导通时间或最大占空比限制，选型时得翻数据手册确认。
2.2 Buck、Boost、Buck-Boost怎么选
拓扑选型是第一步，选错了后面全白搭。最常见的三种：
| 拓扑 | 功能 | 典型场景 | 关键特点 |
|---|---|---|---|
| Buck | 降压 | 12V转5V/3.3V/1.8V | 最常见，效率高，电路相对简单 |
| Boost | 升压 | 3.7V锂电升5V/12V | 电感在输入端，输出电流能力受限于开关管 |
| Buck-Boost | 升降压 | 电池电压可能高于或低于输出 | 电路复杂，效率略低，但适应宽输入 |
选型逻辑很简单：先看输入电压范围，再看输出电压，如果输入始终高于输出，Buck；始终低于输出，Boost；可能跨越，Buck-Boost。但实际项目里还有几个隐藏条件：输出电流多大、需不需要隔离、要不要多路输出、成本卡多死、板子面积剩多少。
我个人的经验是，如果输入输出压差不大、电流也不大（比如几百毫安以内），其实可以优先考虑LDO，简单、干净、没噪声。但只要压差大或者电流超过1A，DC/DC基本就是唯一选择，不然LDO上烧掉的功率会让你怀疑人生。举个例子，12V转3.3V、1A输出，LDO上耗散功率是(12-3.3)×1 = 8.7W，什么封装都扛不住；换成Buck，效率90%的话，损耗只有0.37W左右，差距是数量级的。
2.3 同步整流与非同步整流的取舍
非同步Buck用二极管做续流，同步Buck用MOSFET代替二极管。区别在哪？二极管有正向压降，比如0.5V，1A输出时就是0.5W损耗；MOSFET导通电阻可能只有几十毫欧，1A时损耗只有几十毫瓦。所以大电流、低电压输出时，同步整流几乎是必选。
但同步整流也不是没代价。它需要额外的驱动电路，死区时间控制不好会有直通风险，轻载时还可能因为反向电流导致效率下降。很多同步芯片在轻载时会进入DCM（断续导通模式）或者跳周期，就是为了避免电感电流反向。选型时要看清楚芯片在轻载下的行为，如果你的应用有轻载待机需求，这一点直接影响续航。
非同步的优势是简单、便宜、可靠，小电流场合完全够用。我一般是这样判断的：输出电流小于0.5A，非同步可以接受；大于1A，优先同步；介于中间，看成本和效率要求。
3. 关键元器件选型与参数计算
3.1 电感：不是随便抓一个就能用
电感是DC/DC的心脏，选错了轻则效率低、纹波大，重则饱和炸管。选电感主要看三个参数：电感值、饱和电流、直流电阻。
电感值决定了纹波电流大小。纹波电流ΔIL = (Vin - Vout) × D / (fsw × L)，其中fsw是开关频率。一般建议ΔIL控制在输出电流的20%到40%之间。太小，纹波大、EMI差；太大，电感体积大、成本高、动态响应慢。
举个例子：Vin=12V，Vout=3.3V，fsw=500kHz，Iout=2A。D=0.275。如果目标ΔIL=0.6A（30%），则L = (12-3.3)×0.275 / (500k×0.6) ≈ 8μH。实际选标准值10μH，纹波会略小一点，没问题。
饱和电流必须大于峰值电流。峰值电流Ipk = Iout + ΔIL/2。上面例子中Ipk = 2 + 0.3 = 2.3A。所以电感的饱和电流至少要有2.5A以上，留20%余量更稳妥。注意，很多电感标的是温升电流而不是饱和电流，温升电流通常更大，别搞混了。
直流电阻DCR直接影响导通损耗，P = Iout² × DCR。2A输出时，如果DCR是50mΩ，损耗就是0.2W，不小了。所以大电流场合要选低DCR的合金粉芯电感，虽然贵一点，但效率提升明显。
注意：电感选型时一定要看饱和电流曲线，不是只看一个数字。有些电感在额定电流下电感量已经掉了一半，这种用在Buck里纹波会爆炸。
3.2 输入输出电容：纹波和稳定的守门员
输入电容的作用是吸收开关管开通瞬间的脉冲电流，防止输入电压被拉低。输出电容则是平滑电感纹波，维持输出电压稳定。选电容主要看容值、ESR（等效串联电阻）和额定纹波电流。
输入电容一般建议至少10μF，大电流场合要更大，而且最好并联一个0.1μF的小电容滤高频。陶瓷电容（MLCC）是首选，ESR低、体积小，但要注意直流偏压效应——标称10μF的X5R或X7R电容，在额定电压下可能只剩5μF甚至更少。所以实际选型时，容值要留足余量，或者选更高耐压的型号。
输出电容的计算稍微复杂一点。纹波电压ΔVout ≈ ΔIL × (ESR + 1/(8×fsw×Cout))。第一部分是ESR贡献的，第二部分是容值贡献的。很多时候ESR是主导，所以低ESR电容很关键。如果纹波要求很严，比如给ADC或射频供电，可能需要多颗电容并联，甚至加LC后级滤波。
实操心得：MLCC的直流偏压效应是新手最容易忽略的坑。我一般会在仿真或计算时把标称容值打个六折，再去看够不够。如果不够，要么换更大容值，要么换更高耐压（比如25V代替10V），要么并联多颗。
3.3 开关频率与效率的权衡
开关频率越高，电感和电容可以越小，板子面积越省。但频率越高，开关损耗越大，MOSFET的栅极驱动损耗、开关过渡损耗都会上升，效率会下降。而且高频对layout更敏感，EMI也更难搞。
常见频率范围：300kHz到2MHz。500kHz左右是比较折中的选择，效率和体积都能兼顾。如果空间极度受限，可以上1MHz以上，但要接受效率可能掉几个点，而且电感要选高频特性好的。
有些芯片支持频率同步或扩频，可以把开关频率微调，避开敏感频段，或者把EMI能量分散开。如果板子上有射频或高精度模拟部分，这个功能很有用。
4. 完整设计流程与实操记录
4.1 从需求到原理图：一步一步来
假设我们要设计一个12V输入、3.3V输出、2A最大电流的Buck电路。步骤如下：
- 确认输入范围：12V ±10%，即10.8V到13.2V。
- 确认输出：3.3V，2A，纹波要求50mV以内。
- 选芯片：找一颗输入耐压20V以上、输出电流3A以上、集成MOSFET的同步Buck芯片。开关频率500kHz左右。
- 算占空比：D = 3.3/12 = 0.275（理想），考虑压降取0.28。
- 选电感：按前面算的，10μH，饱和电流3A以上，DCR尽量低。
- 选电容：输入22μF MLCC + 0.1μF；输出两颗22μF MLCC并联，ESR尽量低。
- 反馈电阻：芯片Vref通常是0.6V或0.8V，按公式算上下分压电阻。比如Vref=0.6V，Rbottom=10k，则Rtop = 10k × (3.3/0.6 - 1) = 45k，选标准值45.3k。
- 补偿网络：如果是电流模式芯片，通常内置补偿或简单外接；电压模式需要算Type II或Type III补偿。新手建议选内置补偿的芯片，省事。
原理图阶段还要注意：使能引脚怎么接、软启动电容多大、电源好信号要不要用、有没有过流保护设置。这些细节数据手册里都有典型应用图，照着改就行，但一定要逐条确认，不能想当然。
4.2 Layout：DC/DC成败的八成在这里
我敢说，DC/DC电路的问题，至少一半是layout引起的。原理图对了，layout错了，照样不工作或者性能稀烂。关键原则就几条：
- 输入电容紧贴芯片Vin和GND引脚，回路面积越小越好。这个回路里是高频脉冲电流，面积大了就是天线，EMI直接起飞。
- 电感靠近SW引脚，走线短而粗。SW节点是电压跳变点，铜皮面积要小，避免容性耦合。
- 反馈走线远离SW节点和电感，从输出电容两端直接取样，走线细一点没关系，但要避开噪声源。最好用地线包围。
- 接地平面要完整，功率地和信号地分开，最后单点连接。不要在地平面上开槽，否则回流路径被切断，噪声到处跑。
- 散热焊盘要打足够过孔，芯片底部散热pad连接到地平面，过孔越多越好，帮助散热。
踩过的坑：有一次SW节点铜皮画大了，想当然觉得散热好，结果辐射EMI超标，后来把SW铜皮缩小到刚好够载流，EMI直接降了6dB。SW节点不是越大越好，够用就行。
4.3 实测验证：上电前先做这几件事
板子回来，别急着上电。先做静态检查：
- 万用表测Vin和GND之间有没有短路。
- 测Vout和GND之间有没有短路。
- 检查芯片方向、电感方向、电容极性（如果是电解或钽电容）。
- 确认反馈电阻阻值正确。
上电时用可调电源，限流设小一点，比如100mA。如果电流异常大，立刻断电查问题。正常的话，输出电压应该很快稳定到3.3V左右。然后用示波器看：
- 开关波形：SW节点方波是否干净，有没有振铃。
- 输出纹波：用AC耦合，带宽限制20MHz，看峰峰值。
- 电感电流：如果有电流探头，看是否线性上升下降，有没有饱和迹象。
负载测试从空载到满载，看输出电压是否稳定，效率曲线是否合理。如果轻载时纹波变大，可能是进入了PFM模式，正常现象；如果重载时电压掉，可能是电感饱和或限流触发。
5. 常见问题与排查技巧实录
5.1 输出不稳、纹波大、发热严重怎么办
| 现象 | 可能原因 | 排查方法 | 解决思路 |
|---|---|---|---|
| 输出电压偏低 | 反馈电阻错、限流触发、电感饱和 | 测反馈电压、看SW波形 | 换电阻、换电感、降负载 |
| 纹波大 | 输出电容不够、ESR高、layout差 | 换电容、改layout | 加电容、换低ESR、优化接地 |
| 芯片发热 | 效率低、开关损耗大、散热差 | 测效率、看SW振铃 | 降频率、换低Qg MOS、加散热 |
| 轻载不稳 | PFM跳周期、补偿不足 | 看轻载波形 | 加假负载、调补偿 |
| 上电炸管 | 输入过压、电感饱和、直通 | 查输入、查电感、查死区 | 加TVS、换电感、换芯片 |
5.2 几个容易被忽略的细节
第一个是软启动。很多芯片有软启动引脚，外接电容决定启动时间。如果省掉或者容值太小，上电瞬间冲击电流很大，可能触发输入电源限流，甚至拉低输入电压导致系统复位。我一般会按数据手册推荐值来，不随意改。
第二个是使能引脚。有些芯片使能引脚不能悬空，必须上拉或下拉。如果悬空，芯片可能随机开关，系统行为不可预测。一定要看清楚数据手册里使能引脚的默认状态。
第三个是最小负载。有些DC/DC在空载时输出电压会飘高，因为PFM模式下能量无处释放。如果应用有完全空载的情况，要么选支持空载稳定的芯片，要么加一个假负载电阻，几百欧到几k欧就行。
第四个是电感啸叫。如果听到电感有吱吱声，通常是开关频率落在音频范围内，或者轻载PFM频率刚好在人耳敏感区。可以换频率更高的芯片，或者调整PFM阈值。有些电感本身绕制松散也会啸叫，换一体成型电感通常能解决。
5.3 效率优化的几个实操方向
效率是DC/DC的核心指标之一，优化手段主要有：
- 选低导通电阻的MOSFET（如果是外置的）或低Rds(on)的集成芯片。
- 选低DCR的电感，大电流场合合金粉芯比铁氧体好。
- 降低开关频率，减少开关损耗，但电感和电容会变大。
- 优化死区时间，减少体二极管导通损耗。
- 轻载时进入PFM或Burst模式，减少开关次数。
我实测过一个12V转5V、3A的Buck，初始效率88%，换了低DCR电感后到90%，降频率从800kHz到500kHz后到91.5%，再优化layout减少SW振铃后到92%。每一步提升都不大，但累积起来就很可观。
6. 个人体会与后续扩展方向
DC/DC这东西，入门容易精通难。原理图抄一抄就能跑，但要在效率、纹波、EMI、成本、体积之间找到平衡点，需要大量的实测和经验积累。我自己的习惯是，每做一个新方案，都会把关键波形存下来，标注好条件，下次遇到类似问题可以直接对比。另外，仿真工具虽然方便，但永远替代不了实测，尤其是layout相关的效应，仿真很难完全模拟。
后续如果想深入，可以看看多相Buck、数字电源、GaN器件这些方向。多相Buck适合大电流场合，数字电源可以动态调整参数，GaN开关速度更快、损耗更低，但对驱动和layout要求更高。这些内容展开又是另一个大话题了，有机会再单独聊。
